O predmetu. III godina smer: EKIS časovi: Profesor : Branislav Petrović

Size: px
Start display at page:

Download "O predmetu. III godina smer: EKIS časovi: Profesor : Branislav Petrović"

Transcription

1

2 O predmetu III godina smer: EKIS časovi: Profesor : Branislav Petrović

3 Istorija konvertora podataka 1.1 Rana Istorija 1.2 Konvertori podataka 1950-tihi 1960-tih 1.3 Konvertori podataka 1970-tih 1.4 Konvertori podataka 1980-tih 1.5 Konvertori podataka 1990-tih 1.6 Konvertori podataka 2000-tih

4 1.1 Rana istorija Rani 18-ti vek Binarno težinski sistem za odmeravanje vode

5 Telegraf Ključni dogadjaji u razvoju telegrafa

6 Telefon Najznačajniji pronalazak u istoriji telekomunikacija

7 Jedan od najranijih prikaza kriterijuma za odredjivanje brzine uzorkovanja Elektromehanički rotirajući komutator za multipleksiranje nekoliko analognih signala na jedan par provodnika. Eksperimentalno utvrđeno da 4320 preklapanja po kanalu obezbeđuje očuvanje originalne boje i svih individualnosti glasa.

8 Pronalazak PCM Paul M. Rainez, Facsimile Telegraph System, 1921/1926

9 Matematička osnova PCM-a Harry Nyquist's Classic Theorem: 1924

10 PCM sistem za prenos signala - Predajnik - A. H. Reeves-ov 5-bitni brojački ADC

11 PCM sistem za prenos signala - Prijemnik - A. H. Reeves-ov 5-bitni Brojački DAC

12 Primena PCM do godina Project-X sistem za tajni prenos govornog signala korišćenjem PCM, Rezultati objavljeni posle rata: PCM sa 5-bitnim uzorkovanjem na 8 ksps korišćenjem ADC sa sukcesivnom aproksimacijom. Logaritamska kvantizacija govornog signala. Elektronska katodna cev kao koder signala, 7-bitni, 100 ksps. Shanon-Rack dekoder DAC. Uspešna instalacija terminala za prenos podataka Vašington, London, Severna Afrika.

13 Pronalazak vakumske cevi: 1906 Kolo za pojačanje slabih elektičnih struja

14 Prvi operacioni pojačava avači Harold Black-ov pojačavač sa reakcijom

15 Značajni ajni datumi u periodu Tranzistor (germanijumski), Bell Lab. : J. Bardeen, W. Brattain,W. Shockley, Praktična primena PCM-a: Repiter sa germanijumskim tranzistorima. SOLID STATE elektronika. Silicijumski tranzistor Gordon Teal, Texas Instruments, kanalni PCM link za prenos govora (T-1 carrier), MHz, 7-bit log. Encoder, 26dB kompresije, repiteri na 1.8 km. Integrisana kola: TI (veze bondiranjem), Fairchild (metalizacija, planarni proces).

16 Konvertori podataka 50-ih i 60-ih Bez komercijalne primene do sredine 50-tih. Specijalizovane primene. Prvi komercijalni uređaj: DATRAC Digitalni računar pokreće razvoj konvertora. ENIAC projekat započeo 1942., objavljen UNIVAC prvi komercijalno dostupni računar Vojne primene izračunavanje trajektorije projektila, Analiza podataka, kontrola industrijskih procesa. Od sredine do kraja 50-tih kombinacije vakumske tehnologije i SS. Od 60-tih lagani prelaz na SS. Za PCM razvijen 9-bitni 5 MSPS. Radarski sistem sa fazno umreženim radarima Koristi RTL tehnologiju, 8-bitni ADC, 10 MSPS. Pojava modularnih OP. OA125, FS 125. Komparatori ua710/711, TTL-7400, Prva instrumentacija niže brzine, štampane ploče - PCB CMOS RCA CD 4000 serija, šotki diode, zener diode, FET kao prekidač SA-registar 2502 (feedback substraction) postaje standard.

17 1.2 Konvertori podataka 50-ih i 60-ih 1954 "DATRAC" 11-bit, 50-kSPS Vacuum Tube ADC Designed by Bernard M. Gordon at EPSCO

18 Konvertori podataka 50-ih i 60-ih HS-810, 8-bit, 10-MSPS ADC Released by Computer Labs, Inc. in 1966

19 Konvertori podataka 50-ih i 60-ih ADC-12U 12-Bit, 10-μs SAR ADC from Pastoriza Division of Analog Devices, 1969

20 Konvertori podataka 50-ih i 60-ih A 1969 Vintage 12-bit "MiniDAC" Using Quad Current switches, a Thin Film Resistor Network, a Voltage Reference, and an Op Amp

21 Konvertori podataka 50-ih i 60-ih "Quad Switch" DAC Building Block with External Thin Film Resistor Network

22 Arhitektura konvertora podataka Successive Approximation ADC Algorithm Analogy Using Binary Weights

23 Arhitektura konvertora podataka The electronic implementation of the successive approximation ADC Basic Successive Approximation ADC (Feedback Subtraction ADC)

24 1.3 Konvertori podataka 70-ih Najdinamičniji period u razvoju konvertora. Mnogobrojne primene: Digitalni voltmetar visoke rezolucije. Kontrola industrijskih procesa. Vojne primene. Medicinski instrumenti za vizualizaciju. Vektorski i raster displeji. Nove kompanije: Analog Devices, Analog Corporation, Burr Brown, Datel, Computer Labs, Hzbrid Systems, National Semiconductor, i dr. Prvi DAC u bipolarnoj tehnologiji 1408, a zatim DAC08,

25 Konvertori podataka 70-ih Prvi compaund monolitic AD562, 1974, 12-bitni. Značajno unapređenje pojavom AD565 AD565, 12-Bit, 200-ns DAC, 1978

26 Konvertori podataka 70-ih Nedostaci bipolarnih konvertora: Konačno pojačanje ß mali prinos, visoka cena Uparivanje Vbe i otporne mreže (difuzija) Veća disipacija termalni gradijent CMOS DAC Nema ulazne struje, pada napona Vbe CMOS prekidač-čista otpornost zavisi od geometrije Primena thin film otpornika AD7520, the First Monolithic CMOS Multiplying 10-Bit DAC, 1974

27 Konvertori podataka 70-ih AD Bit Buffered μp Compatible DAC, 1978

28 Konvertori podataka 70-ih Summary: Monolithic DACs of the 1970s

29 Konvertori podataka 70-ih Prvi potpuno monolitni AD571 u bipolarnoj tehnologiji AD571 Complete 10-Bit, 25-μs IC ADC, 1978

30 Konvertori podataka 70-ih Najznačajniji SAR ADC: AD574 u početku compaund monolitic realizacija The Industry-Standard AD Bit, 35-μs IC ADC, 1978

31 Konvertori podataka 70-ih Summary: Monolithic ADCs of the 1970s

32 Hibridni konvertori 70-ih DAC Bit DAC Evolution

33 Konvertori podataka 70-ih AD Bit, 25-μs Mil-Approved Hybrid ADC, 1977

34 Konvertori podataka 70-ih Modularni konvertori Early Modular ADCs of the 1970s

35 Konvertori podataka 70-ih MOD-1020, 10-Bit, 20-MSPS Sampling ADC Introduced in 1979

36 1.4 Konvertori podataka 80-ih Dalji razvoj IC, hibridnih i modularnih konvertora. Instrumentcija, akvizicija, medicina, audio/video, computerska grafika... Pojava low-cost mikroprocesora, memorija, DSP, interes za procesiranje signala, poboljšanje k-ka ADC: veći dinamički opseg, više frekvencije. Specificiraju se nove k-ke: signal-to-noise ratio (SNR), signal-to-noise and distortion (SINAD), effective number of bits (ENOB), noise power ratio (NPR), spurious free dynamic range (SFDR), aperture time jitter. Pojava CMOS ADC velike brzine sa 4-, 6-, 8-, 9-, and 10-bitnom rezolucijom sa uzorkovanjem od 20 MSPS to 100 MSPS. Za grafičke displeje razvijaju se high-speed video RAM-DAC u CMOS-u.

37 Konvertori podataka 80-ih Monolithic DACs of the 1980s

38 Konvertori podataka 80-ih Monolithic ADCs of the 1980s

39 Monolithic Flash ADCs of the 1980s Konvertori podataka 80-ih

40 Konvertori podataka 80-ih Hybrid and Modular DACs and ADCs of the 1980s

41 1.5 Konvertori podataka 90-ih Pored već naglašenih primena, komunikacije postaju najveća oblast primene konvertora. Modemi, celularni telefoni (mobilni), bežična infrastruktura. Smanjenje napona napajanja, manji aplitudni opseg signala, veća osetljivost na šumove. Nova pakovanja, SMD tehnologija, BGA (ball grid array), CSP (chipscale pacakges). Na tržištu konvertora opšte namene javljaju se kompletni DAS sistemi na čipu (multiplekser, programabilni pojačavač, SH, ADC). Pojava CODEC-a, funkcije ADC i DAC na jednom čipu. Specijalno razvijeni analogni ulazni moduli (analog front ends - AFE) i mixedsignal front ends (MxFE ) u primenama kao što su CCD procesori slike and MF prijemnici.

42 DA konvertori Raznovrstnost U/I stepena. Multiplying struktura Duplo baferovanje Konvertori podataka 90-ih AD7568 Octal 12-Bit LC2MOS MDAC, 1991

43 Konvertori podataka 90-ih Direktna digitalna sinteza (DDS) na jednom čipu. Digitalni potenciometar: DigiPOT AD8402 8bit/2ch, AD8404 8b/4c AD Bit, 50-MSPS Complete CMOS DDS, 1993

44 Konvertori podataka 90-ih Summary: Monolithic DACs of the 1990s

45 AD konvertori Konvertori podataka 90-ih AD1674, 12-Bit, 100-kSPS Sampling ADC (AD574 Pin-Compatible), 1990

46 Konvertori podataka 90-ih AD Bit, 66-kSPS, Single +5 V, LC2MOS Sampling SAR ADC, 1990

47 Konvertori podataka 90-ih AD Bit, 1.25-MSPS Sampling BiCMOS ADC, 1992

48 Konvertori podataka 90-ih AD Bit 10-MSPS BiCMOS Sampling ADC, 1992

49 Konvertori podataka 90-ih AD Bit 41-MSPS XFCB, Sampling ADC,1995

50 Konvertori podataka 90-ih AD Bit Signal-Conditioning Σ-Δ ADC, 1997

51 Konvertori podataka 90-ih The data converter trends started in the 1990s shown in Figures 1.56 and 1.57 have continued into the 2000s. Power dissipation has dropped, and along with it, power supply voltages. Supplies of 5-V, 3.3-V, 2.5-V, and 1.8-V parts have followed as CMOS line spacings shrank to 0.6 μm, 0.35 μm, 0.25μm, and 0.18 μm. Smaller surface mount and chip-scale packages have also emerged as the modern replacement for the nearly obsolete DIP packages of the 1970s and 1980s. In the 2000s, general purpose multiple DAC offerings expanded to include 16-channels (AD5390, AD5391), 32-channels (AD5382, AD5383) and 40- channels (AD5380, AD5381). High speed DACs reached 1-GSPS update rates with the AD bit DDS system.

52 Konvertori podataka 2000-ih Nastavljen razvoj konvertora iz 90-ih. Uzorkovanje MF signala, AD bit 80- /105-MSPS ADC (2000), AD bit, 210-MSPS ADC (2002). Multičip moduli (MCM) AD bit, 65-/80-/105-MSPS ADC (2003), AD bit, 400-MSPS ADC (2003). Digitalna kola za post procesiranje signala. Konvertori postaju sastavni deo popularnog ARM7 -microcontrolera.

53 1.6 Konvertori podataka 2000-ih Data Converter Highlights of the 2000s

54

55 Osnove sistema za uzorkovanje podataka 2.1 Kodiranje i kvantizacija 2.2 Teorija uzorkovanja 2.3 AC greške kod konvertora podataka 2.4 Opšta specifikacija konvertora podataka 2.5 Definicija specifikacija

56 2.1 Kodiranje i kvantizacija Električne veličine kao konvertovane vrednosti fizičkih veličina. 1. U vremenskom domenu kao sporo ili brzo promenljive direktne vrednosti (DC). Termopar, potenciometar Kao modulisani naizmenični signali (AC). Čopirana optička merenja, merni mostovi sa AC pob. 3. Kao kombinacije prostorno konfigurisanih promenljivih. Synhro, Resolveri Definicije ulaza i izlaza kod DA I AD konvertora

57 FS i (ne)zavisnost od broja bitova Predstavljanje brojeva sa osnovom 10 pomoću binarnrnih brojeva

58 Kodiranje i odgovarajući analogni ulazni opseg (span) kod ADC-a ili izlazni opseg kod DAC-a Unipolarni binarni kodovi, 4-bitni konvertor

59 Idealni 3-bitni DAC diskretna priroda ulaza i izlaza Idealni 3-bitni ADC kvantizaciona neodređenost

60 Predstavljanje pozitivnih i negativnih brojeva bipolarni kodovi

61 Prenosne karakteristike idealnih 3-bitnih konvertora Konverzija u dvoični komplement?

62 Relacije između bipolarnih kodova

63 BCD kod

64 Statičke karakteristike i statičke greške AD i DA konvertora Rezolucija

65 Prenosne karakteristike idealnih konvertora

66 Karakteristike unipolarnih i bipolarnih konvertora Statičke greške: Greška ofseta, Greška pojačanja, Greška linearnosti (diferencijalna i integralna)

67 Greška ofseta i Greška pojačanja bipolarnog konvertora

68 Integralna greška linearnosti (integralna nelinearnost): Maksimalno odstupanje stvarne karakteristike konvertora od prave linije. Metoda procene integralne greške linearnosti

69 Diferencijalna nelinearnost (DNL): Maksimalno odstupanje iznosa kvanta u celom opsegu od njegove idealne vrednosti 1 LSB.

70 Detaljni prikaz DNL kod DA konvertora

71 Detaljni prikaz DNL kod AD konvertora Pojava nedostajućih kodova kao posledica DNL

72 Kombinacija nemonotonosti i nedostajućih kodova kao posledica DNL

73 Efekat tranzicionih šumova u kombinaciji sa DNL

74

75 Osnove sistema za uzorkovanje podataka 2.1 Kodiranje i kvantizacija 2.2 Teorija uzorkovanja 2.3 AC greške kod konvertora podataka 2.4 Opšta specifikacija konvertora podataka 2.5 Definicija specifikacija

76 Tipična struktura sistema Uloga LPF (kondicioniranje) na ulazu. Brzina obrade u DSP. Uloga LPF na izlazu (simetrične frekvencije, anti-image). Ključni koncepti: Diskretno odmeravanje i konačna rezolucija.

77 Neophodnost sample-hold funkcije Razmatranje slučaja konverzije AC signala. Konvertori sa i bez ugrađenoh SH kola AD574: 12bit, 8uS, bez SH

78 Sample and Hold Track and Hold Princip SH funkcije

79 Greške kao posledica nepostojanja SH kola

80 Nikvistovi i kriterijumi Signal sa maksimalnom frekvencijom f a mora bit uzorkovan brzinom f s za koju važi f s > 2f a. U suprotnom signal može biti Izgubljen zbog aliazing efekta. Do aliazig efekta dolazi ako važi fs < 2f a. Signal čiji je frekventni opseg ograničen između f a i f b mora biti uzorkovan brzinom za koju važi fs > 2(f b -f a )

81 Aliazing u vremenskom domenu

82 Aliazing u frekventnom domenu

83 Antialiazing filtri u osnovnom opsegu (baseband( baseband) Uticaj komponenata signala ili šumova iz opsega van 1. NZ. Važnost spec. filtra (u odnosu na f s /2) A : ulazni signal sa komponentama iznad f a, granična frekvencija filtra - f a za f a =1 MHz i f s =2 MHz, 60 db potiskivanja sa filtrom 10 reda Povećanje frekvencije uzorkovanja kompromis. Inicijalno biranje f 2.5 do 5 prut veće od f s a. (Sigma delta konvertori) Ograničenje amplitude siganala van propusnog opsega.

84 Proizvodnja analognih filtera po narudžbini TTE Inc., LE polni eliptični antialiazing filter Od f c do 1.2 f c slabljenje bolje od 80 db Realizacija do 100 MHz

85 Pododmeravanje - Undersampling Proces odmeravanja signala van prve Nikvistove zone (undersampling, harmonic sampling) Inverzija spektra. Ograničenje: Opseg ulaznog signala ograničen na jednu zonu. Primena u komunikacionim sistemima, uzorkovanje MF signala. Dinamičke k-ke ADC adekvatne MF frekvenciji

86 Antialiazing filtri u sistemu sa pododmeravanjem Osnovne relacije za određivanje f s Nikvistov kriterijum f s >2Δf f c smešten u centar nikv. zone f s 4 fc = 2 NZ 1 Za f c u neparnim zonama nema inverzije spektra

87 Centriranje poduzorkovanog signala u sredinu NZ Primer: signal čiji je nosilac na 71 MHz sa spektrom širine 4-MHz. Minimalna frekvencija uzorkovaja iznosi 8 MSPS. Koristeći fc = 71 MHz i fs = 8 MSPS dobijamo NZ = Usvajamo NZ = 18 i određujemo fs = MSPS.

88

89 Osnove sistema za uzorkovanje podataka 2.1 Kodiranje i kvantizacija 2.2 Teorija odmeravanja 2.3 Naizmenine (AC) greške 2.4 Opšta specifikacija konvertora 2.5 Definicija specifikacija

90 Šum kvantizacije idealnog konvertora Jedina greška idealnog konvertora. Aproksimacija signala greške kada na ulaz deluje naizmenični (AC) signal.

91 Kvantizacioni šum u f-ji vremena Uniformni Gausov šum u opsegu od 0 do f s /2 (nekorelisan sa ulaznim signalom) Slučaj kada postoji korelacija između frekvencije odmeravanja i ulaznog signala!

92 Za slučaj sinusoidalnog ulaznog signala sa amplitudom pune skale Teoretska vrednost odnosa signal/šum idealnog konvertora u punom Nikvistovom opsegu.

93 Smanjenje opsega i povećanje SNR. gustina spektra šumova Primer: Analogni celularni radio sistem (AMPS USA) 416 kanala širine 30 khz (12.5 MHz) odmerava se sa 65 MSPS. Jednovremeno odmeravanje svih kanala ADC sa 65 db SNR Process Gain = 30 db

94 Kombinacija oversampling i undersampling

95 Uticaj korelacije između frekvencije ulaznog signala i frekvencije odmeravanja. Širokopojasna priroda ulaznog signala kvantizacioni šum kao uniformni. Dither i randomizacija. (= )

96

97 Prag šumova idealnog 12 bitnog ADC sa FFT u 4096 tačaka FFT kao analogni analizator spektra sa propusnin opsegom od f s /M

98 Izvori šumova u AD konvertorima

99 Generisanje šumova unutar samog ADC termički šum kt/c Grounded input histogram Gausov šum standardna devijacija u odnosu na RMS šumova

100 Efektivna rezolucija ADC noise free code resolution Odnos opsega pune FS skale prema rms vrednosti šumova ER > NFCR

101 Uticaj nelinearnosti konvertora na izobličenja Ukupna integralna nelinearnost ulazni stepen, SH, ADC Veličina izovličenja zavisi od amplitude ulaznog signala. Pri porastu ulaznog signala za 1 db intermodulacioni produkti: drugog reda rastu za 2 db, trećeg reda za 3 db Diferencijalna nelinearnost proces enkodiranja, zavisi od arhitekture

102 Intermodulaciona izobličenja IMD (Intermodulation Distortion) Dva ulazna signala, (frekvencija, amplituda: FS - 6 db) Problemi filtriranja

103 Vreme aperture: Vreme raskidanja veze sa ulaznim signalom. Zanemereni SH pedestal i prelazne pojave kod preklapanja. Kašnjenje aperture, Jitter aperture Moguć slučaj: t e < 0

104 Merenje vremena aperture: Ulazni signal sinusoidalni (bipolarni). Podešavanje faze signala za odmeravanje tako da se na izlazu očita Vrednost polovine skale (nula). Od važnosti za detekciju IQ signala

105 Tranizijentni odziv ADC Značaju u DAS sistemima. Vreme smirivanja ADC nakon promene ulaznog signala Pojava preslušavanja pri merenju DC i NF signalima (channel-to-channel crosstalk) Uticaj vremenske konstante na Ulazu ADC Vreme smirivanja izraženo u vr.konst. Rez Ts

106 Vreme oporavka nakon preopterećenja (overvoltage recovery time) Vreme potrebno AD konvertoru da dostigne potrebnu tačnost nakon prestanka Delovanja ulaznog signala koji je veći od FS. Slučajne greške konverzije (Sparkle Codes, Bit Error Rate - BER) Metastabilnost, Primer 3-bitnog fleš ADC Između stanja 011 i 100

107 Dinamičke osobine DAC Vreme smirivanja settling time Poseban značaj za video displeje: 1024x768/60 Hz piksel 47.2 MHz Uz overhed od 35% osvežavanje sa 64 MHz piksel traje 15.6 ns.

108 Gličevi nekontrolisana promena izlaza DAC-a. Uzroci: Kapacitivna veza analognog izlaza sa digitalnim signalima. Nesinhronizam u nekim prekidačima DAC-a. Kapacitivna presl. Tajming preklapanja Karakterizacija gličeva: Površina glič impulsa

109

110 Arhitekture konvertora podataka 3.1 Arhitekture DAC 3.2 Arhitekture ADC 3.3 Sigma-Delta konvertori

111 Arhitekture DAC Definicija. Refereni ulaz (ugrađeni,spoljašnji), opseg ref. signala. Množački DAC MDAC: Opseg referentnog napona obuhvata V ref =0 (V refmax /V refmin =5)

112 Ugrađeni generatori referentnog napona. Baferovanje referentnog signala. Ulazna impedansa funkcija digitalne reči na ulazu Tip izlaza (U,I) i veličina izlazne impedanse. Zavisnost od digitalnog koda.

113 Osnovna struktura 1-bitnog DA konvertora. SPDT (Single-Pole, Double Throw) preklopnik.

114 Kelvinov delitelj (String DAC) Naponski izlaz, zavisnost izlazne impedanse od ulaznog koda. Inherentna monotonost. Nelinearne funkcije. Arhitektura sa malim gličevima DA konvertor opšte namene i Digitalni potenciometar (0-V ref ). DNL i INL

115 Metode podešavanja INL fizička mogućnost laserskog trimovanja Smanjenje INL za faktor 4

116 Termometarski DA konvertor Strujni izlaz (virtualna masa) (compliance = 0)

117 Termometrski sa aktivnim strujnim izvorima Inherentna monotonost. Vreme smirivanja (settling time) intersymbol interference.

118 Termometarski sa komplementarnim izlazima Veće brzine. Manji gličevi.

119 Binarno-težinski DA konvertori Facsimile Telegraph System, 1921.

120 Binarno-težinski DA konvertori John Schelleng, 1948.

121 Binarno-težinski DA konvertor naponskog tipa B. D. Smith, Monotonost pri većim rezolucijama. Izlazna impedansa

122 Binarno-težinski DA konvertor strujnog tipa

123 Binarno-težinski DA konvertor kapacitivnog tipa Struja curnja tačnost u okviru nekoliko milisekundi. Ugrađena SH funkcija.

124 R-2R DA konvertor lestvičasta mreža

125 R-2R DA konvertor naponskog tipa Izlazna impedansa ne zavisi od koda. Prekidači se uključuju na izvore male impedanse mali gličevi. Prekidači moraju da rade u širokom naponskom opsegu. Nemogućnost trimovanje ubacivanjem otpornika na red sa V ref.

126 R-2R DA konvertor strujnog tipa Pojačanje DA konvertora ubacivanjem otpornika na red sa V ref. Izlazna impedansa varira sa kodom stabilizacija opamp. Veći glič kod preklapanja. Prekidači rada sa vrlo malim naponima mogućnost AC tipa V ref

127 R-2R DA konvertor strujnog tipa Izlazna impedansa R. DA konvertor velike brzine video aplikacije.

128 DA konvertor sa težinskim strujnim izvorima Visoka izlazna impedansa. Otežana realizacija.

129 4-bitni DA konvertor sa težinskim strujnim izvorima - AD550 Težinski otpornici spolja.

130 4-bitni DA konvertor sa R-2R meržom i težinskim strujnim izvorima

131 Realizacija 12 bitnog DA konvertora pomoću tri kola tipa AD550

132

133 Segmentni DA konvertori sa naponskim izlazom Veće rezolucije. Utican ofseta bafera nemonotonost. Kompenzacija ofleta A-A, B-B

134 Patentirana arhitektura segmentnog DA konvertora Nema baferovanja. Jednostavnija realizacija u CMOS-u. Monotonost. Izlazna impedansa.

135 Brzi segmentni DA konvertori Struja se nikada ne isključuje i uključuje. Napon za pobudu prekidača što manji.

136 Brzi segmentni DA konvertori Potiskivanje skew gličeva.

137 Oversempling interpolacioni DA konvertor K=4, poboljšanje 6 db

138 Nelinearni DA konvertori PCM sistemi za prenos govornog signala Logaritamska funkcija μ-law, A-law. Dinamički opseg 4000:1.

139 Nelinearni DA konvertori Struktura sa DA konvertotom visoke rezolucije.

140 Nelinearni DA konvertori Osnovna struktura savremenih nelinearnih konvertora

141 DA konvertori brojačkog tipa PWM princip

142 Serijski ciklični DA konvertori Početak primene PCM sistema.

143 RC=T/ln2 (pražnjenje na polovinu za vreme pauze između impulsa

144 Logička struktura DA konvertora Veliki broj različitih struktura.

145 DA konvertor velike brzine sa dvostrukim pristupom

146

147 Arhitekture konvertora podataka 3.1 DAC arhitekture 3.2 ADC arhitekture 3.3 Sigma-Delta konvertori

148 Osnovna struktura AD konvertora

149 Stroži zahtevi za V ref. Sampling clock, convert-start, encode. Inicijalna nedefinisanost! Standby, power-down, sleep - recovery time Razlika: EOC,DRDY

150 1-bitni ADC (komparator) bitni ADC (komparator) Dobra rezolucija veliko pojačanje nekontrolisane oscilacije hysteresis reda milivolti

151 Komparator sa ugrađenim lečom uzorkovanje Omogućava track and hold funkciju detekcija kratkih impulsa

152 Pojava metastabilnosti

153 Brzi AD konvertori Brzi AD konvertori Fleš Konvertori (paralelni)

154 Interpolacioni redukcija potrošnje minimizacijom broja komparatora

155 AD konvertor sa sukcesivnom aproksimaciojom

156 Vreme konverzije kod 8-bitnog i 16-bitnog (2x?)

157 Prekidači u track režimu, start sa otvaranjem S IN Otvaranje S C, S1 S4 se spajaju na masu, V A = -V IN. S1 se spaja na V REF i dodaje V REF /2, definisanje MSB i S1. Potreba za ekstra LSB kondenzatorom

158 ADC sa podopsezima (Subranging ADC) Gruba konverzija (coarse) (N1 bitova) u MSB sub-adc (SADC) I fina converzija (N2 bitova) u LSB sub-adc. N1 SADC i SDAC (iako imaju N1 bitnu rezoluciju) ali N-bitnu tačnost

159 Greške u subranging ADC

160 4+4 rezolucija realna granica ovakve arhitekture.

161 Korekcija grešaka Uvođenje ekstra kvantizacionih nivoa (X) Digital corrected subranging, digital error correction, overlap bits

162

163 Greške koje se koriguju: SH drop error, SH settling time error, N1 SADC gain and offset error, N1 SDAC offset error, N1 SADC linearity error, Residue amplifier offset error.

164 Pipeline strukture u AD konvertorima sa podopsezima

165 Vremenski dijagram tipičnog subranging pipelined ADC

166 Serijski višestepeni AD konvertori

167 Struktura jednog stepena

168 Tro bitni serijski AD konvertor

169

170 Serijski Gray-ov AD konvertor (folding) MAGAMP Magnitude Amplifier

171 Tro bitni folding AD konvertor

172

173 AD konvertori sa integratorima Princip pražnjenja kondenzatora

174 Princip punjenja kondenzatora

175 Prateći ADC

176 Konvertori napona u frekvenciju - VFC

177 Strujom upravljani VFC current steering VFC

178 Princip balansiranog naelektrisanja charge balanced

179 Sinhnoni VFC - SVFC

180 Talasni oblici VFC i SVFC

181 Nelinearnost SVFC

182 AD konvertor sa dvostrukom integracijom

183

184 Frekventna karakteristika konvertora

185 Optički konvertori

186 Resolver to digital (RDC) i Synchro

187

188 ΣΔ ADC (Sigma( Sigma-Delta Konvertori) Nastanak u ranoj fazi razvoja PCM Delta modulacija i differencijalni PCM Veća efikasnost prenosa (razlike - delta)

189 Mogućnost praćenja ulaznog signala bez ograničenja amplitude. Ograničenje u brzini promene ulaznog signala. Za isti kvalitet prenosa delta modulacija zahteva 20x veću frekvenciju odmeravanja.

190 1954. Princip: oversampling i noise shaping Povećanje ukupnog odnosa signal-šum na niskim frekvencijama. Digitalno filtriranje i decimacija. Dilema oko imena delta-sigma i sigma-delta.

191 Osnove sigma-delta konvertora Neophodno znanje: Oversampling, quantization noise shaping, digital filtering, decimation

192 Struktura SD ADC prvog reda Kvantizacioni šum van opsega digitalnog filtra. Negativna reakcija: srednja vrednost U B = V IN. Gustina jedina u izlaznom nizu (ones-density). Jedna period odmeravanja bez značaja.

193 Dekodiranje izlaza kao usrednjavanje određenog broja bitova. SD konvertor kao sinhroni VF konvertor i brojač. Brojanje jedinica u toku 2 N ciklusa za N bitnu rezoluciju. Dalja analiza u vremenskom domenu neproduktivna.

194 Analiza u frekventnom domenu: Integrator kao NF filter sa prenosnom funkcijom H(f)=1/f. Jednobitni kvantizer generiše šum Q koji se utiskuje u signal. Za f=0 => Y=X (nema šumova), kada f raste ostaje samo šum.

195 Karakteristika uobličavanja šumova. Mogućnost primene filtera višeg reda. Korišćenje većeg broja stepena za integraciju i sbiranje.

196 SD ADC drugog reda

197 Iznos oversemplinga potreban za dobijanje odnosa signal-šum Za K=64 idealni sistem drugog reda SNR=80 db (ENOB=13).

198 Razmatranje tzv IDLE tona (idle tone) Analiza za dva stanja ulaznog signala. Za K<16 ton upada u propusni opseg. Korelisani idle patern za sistem prvog reda.

199 Relativno nekorelisani idle patern za sistem drugog reda. Petlje većeg redane garantuju stabilan odziv za sve ulazne signale. Uzrok komparator čije se pojačanje menja sa ulaznim signalom. Preopterećenja komparatora (u trenutku uključenja).

200 Multi bit Sigma Delta konvertori Veći dinamički opseg za dato K i red filtra u petlji. Lakša stabilizacija primena petlje drugog reda. Idle ton je manje korelisan sa ulaznim signalom. Linearnost zavisi od linearnosti DAC-a lasersko trimovanje Primena termometarskih DA konvertora.

201 Digitalno filtriranje Neizostavni deo sigma delta ADC. Vreme smirivanja filtra. Multipleksiranje. SINC 3 filter za merenja na niskim frekvencijama.

202

203 MASH višestepeni konvertori Multistage niose shaping MASH Alternativa petljama većeg reda i višebitnim sistemima. Kaskadna veza više stabilnih petlji prvog reda. Q 1 kvantizacioni šum prvog stepena. Ekvivalentno potiskivanje šumova kao petlja trećeg reda.

204 Sigma Delta AD konvertor sa propusnikom opsega Primer: Radio prijemnik, centralna frekvencija 455 khz, opseg signala 10 khz, Kf s =2 MSPS, f s =20 khz, dinamički opseg 70 db.

205 Sigma Delta DA konvertor

206

207 4. Kola za podršku konvertora 4.1 Referentni izvori 4.2 Low Dropout Linearni regulatori 4.3 Analogni prekikači i multiplekseri 4.4 Sample-and-Hold kola

208 4.1 Referentni izvori Veliki uticaj na performanse i tačnost analognih sistema ±5-mV tolerancija / 5-V ref. / ±0.1% tačnost - 10 bitova. Za 16 bitnu tačnost inicijalna tačnost i kalibracija. Pogodnost relativnih merenja kratkoročna stabilnost. Temperaturni drift i starenje komponenata. Šumovi zanemarivanje od strane projektanata. Dinamičke pojave: Ponašenje u toku uključenja. Impulsno opterećenje.

209 Tipovi referentnih izvora Serijski - sa tri izvoda - za pozitivne napone. Paralelni (shant) sa dva izvoda. TC = 0.3%/ C, TC = 100 ppm/ C

210 Bandgap refenentni izvor ΔVBE propocionalan apsolutnoj temperaturi (PTAT), VBE komplementaran apsolutnoj temperaturi (CTAT). VR = V (silicon bandgap voltage).

211 Relativna jednostavnost. Izbegnut zenerov efekat šumovi! Rad na niskim naponima (low voltage systems). Osetljivost na struju opterećenja. Potreba za skaliranjem na standardne napone. AD REF01, REF02, REF03

212 Refenentni izvori sa zener diodama (buried zener) Nestabilnost površinski formiranh dioda na kristalu. Veći šumovi. Ukopavanje (sub-surface) Mali temperaturni drift (1-2 ppm/ C AD588) Mali šumovi nv/ Hz

213 XFET Refenentni izvori extra implantation junction Field Effect Transistor Sličnost sa bandgap izvorima. Različiti naponi praga (pinchoff voltages). Tačnost: 0.1% % TC: 3 8 ppm Šum: nv/ Hz Izl. Struja_ 5 10 ma

214

215 Specifikacije:

216 Šumovi: Peak-to-peak šum u opsegu 0.1 Hz do 10Hz. Dijagram gustine spektra u funkciji frekvencije. 6.6 rms = maksimalna vrednost šumova 0.1% vremena. Zahtevana vrednaost gustine šumova:

217 Metode za redukciju šumova Kombinacija malošumnog pojačavača i dobrog filtra 1.5 do 5 nv / 1 khz

218 Odziv referentnih izvora na dinamičko opterećenje Značaj u primenama pobude AD i DA konvertora. Referentni ulazi konvertora premošteni kondenzatorima. Pojava oscilovanja i gubljenja tačnosti.

219 SAR ADC kao dinamičko opterećenje

220 4.2 Linearni regulatori Standardni blokovi za napajanje. Razlika između ulaznog i izlaznog napona - dropout. Minimalna razlika napona pri kojoj izlazni napon padne za 2% ispod nominalne vrdnosti. Efikasnost regulatora. Redni elemenat (pass device) za kontrolu izlaznog napona.

221 Disipacija snage od 1 W zahteva primenu hladnjaka! P D = (V IN V OUT )(I L ) + (V IN )(I ground ) Efikasnost regulatora. LDO regulatori i pojava špica u struji carrot Uvođenje novih funkcija: shutdown control, saturation sensor, thermal overload.

222

223 Potrošnja neopterećenog regulatora. povećenje vrednosti otpora. pojačavači male potrošnje. male referentne struje. Struktura rednog elementa od velikog uticaja na performanse

224

225 Struktura standardnog regulatora - LM309, 7805, 7815 Darlington pass connection - Q18-Q19 (dropout ~ 1.5 V) Struja neopterećenog regulatora ~ 5 ma Povećena stabilnost interna kompenzacija C 1 Na R8 PTAT napon, negativni TC V BE Q9-Q10 i Q12-Q13

226 Arhitektura Low Dropout regulatora Invertujuće način rada redni elemenat u zasićenju. Izraženija nestabilnost. Lateralni PNP malo β (10). Eliminacija spajkova upotrebom PMOS elementa. Nekompatibilnost PMOS-a sa IC tehnologijom. LDO kontroleri.

227 Izbor vrednosti kondenzatora za kompenzaciju

228 4.3 Analogni multiplekseri U elektronskim sistema koji zahtevaju mogućnost kontrole i selekcije specificiranog prenosnog puta za analogni signal. Razvoj CMOS tehnologije PMOS i NMOS na istom substratu. CMOS prekidač

229

230

231 Izvori grešaka u CMOS prekidačima Ekvivalenta šema dva susedna CMOS prekidača

232 Jednosmerne greške prekidača u zatvorenom stanju

233 Jednosmerne greške prekidača u otvorenom stanju

234 Dinamičke osobine prekidača u zatvorenom stanju

235

236 Dinamičke osobine prekidača u otvorenom stanju

237

238 Ubacivanje naelektrisanja charge injection promena naponskog nivoa kontrolnog signala. uzrokuje promenu izlaznog napona u toku promene.

239

240 Uticaj zaostalog naelektrisanja pri preklapanju kanala

241 Preslušavanje između kanala crosstalk

242

243 Vreme smirivanja settling time Vremenski interval izražen u broju vremenskih konstanti potrebnih za dostizanje željene sistemske talčnosti.

244 Broj vremenskih konstanti potrebnih za smirivanje na 1 LSB Tačnosti za sistem prvog reda (Single-Pole System)

245 Vreme preklapanja switching time

246 Primena analognih prekidača Povezivanje na invertujući pojačavač Uticaj R ON i njegove nelinearnosti. Uticaj struje curenja.

247 Minimizacija uticaja promene R ON Modulacija sa oko ±100 mv umesto sa ±10 V Posebni otpornici za svaki ulaz. Uticaj parazitne kapacitivnosti koja je sada dodata. Uticaj R ON na tačnost (1000 puta manja)

248

249 Metoda smanjenja greške pojačanja

250

251 CMOS prekidač u pojačavaču sa programibilnim pojačanjem Povećenje otpornosti dovodi do većih šumova i ofseta

252 Kolo neosetljivo na RON

253 Prekidači za visoke frekvencije (1 GHz)

254

255 Latchup parazitni efekat u CMOS prekidačima Pojava kritična u DAS sistemima preopterećenje ulaza Parazitni tiristor (SCR silicon controlled rectifier) Latchup se dešava kada je analogni ulaz na naponu većem od VDD ili manjem od VSS.

256 Zaštita od letchup efekta

257 Metoda Trench izolacije Smanjenje parazitnih kapacitivnosti, Povećanje: Switching time, Struje curenja, Opseg ulaznog anlognog napona do napona napajanja

258

259 4. Kola za podršku konvertora 4.1 Referentni izvori 4.2 Low Dropout Linearni regulatori 4.3 Analogni prekikači i multiplekseri 4.4 Sample-and-Hold kola

260 4.4 Kola za odmeravanje i održavanje Najkritičniji deo DAS sistema. Najčešće već ugrađeni u savremene ADC. Sampling - Tracking. Osnovna primena održati ulaz ADC konstantnim. Prvi ADC (PWM) bez SH kola (Reeves 1939).

261 Osnovni princip rada 1. Kondenzator za čuvanje energije srce kola 2. Ulazni pojačavač visoke impedanse. 3. Izlazni pojačavač visoke ulazne impedase. 4. Prekidački elemenat.

262 Specifikacije grupisane u zavisnosti od stanja SH kola. U svakom stanju dve grupe karaketristika:

263 Neki od izvora grešaka u SH kolu

264 Specifikacije u režimu praćenja (odmeravanja) Radi kao pojačavač. Ofset, pojačanje, nelinearnost, propusni opseg brzina, vreme smirivanja, izobličenja, šumovi. Specifikacije za prelaz sa praćenja na držanje Pedestal - utiskivanje malog iznosa naelektrisnja. Nelinearnost pedestala ako zavisi od ulaznog sig. Redukcija: Povećanjem C Veće vreme akviz. Manji propusni ops.

265 Apertura

266 Model prvog reda srednja vrednost ulaznog signala

267 Džiter aperture

268 Efekti ukupnog džitera na povećenje šumova

269 Specifikacije u režimu držanja Nesavršenost kondenzatora droop - V/μs Temperaturna zavisnost struje curenja. Diferencijalne tehnike za smanjenje uticaja. Struje curenja na štampanoj ploči.

270

271 Dielektrična apsorpcija Obnavljanje naelektrisanja na kondenzatoru nakon ciklusa punjenja i pražnjenja. Polistirenski, polipropilenski. Elektrolitski kondenzator, neki tipovi keramičkih.

272 Izobličenja u režimu držanja Merenja u režimu praćenja analognim analizatorom. U režimu držanja digitalne metode: digitalizacija SHA izlaza pri kraju vremena držanja.

273 Specifikacije za: Prelaz držanje - praćenje Vreme akvizicije: Vremenski interval potreban da SH kolo prihvati signal sa zahtevanom tačnošću. Početak intervala: 50% takta za odmeravanje Kraj intervala: Izlaz SH kola unutar definisang pojasa greške

274 Arhitekture SH kola Otvorene petlje Diodni most velike brzine (šotki diode) Ključna uloga kola za bootstrap impulsa za držanje

275 Zatvorene petlje Prekidači uvek na virtuelnoj masi.

276 Minimizacija efekta ubacivanja naelektrisanja. Tehnika diferencijalnog preklapanja.

277 Primena SH kola Veliki broj ADC poseduje ugrađena SH kola sa optimalnim karakteristikama. Mali broj primena gde se zahteva izuzetno širok opseg i mala izobličenja gde se mora koristiti diskretna struktura. 1) Smanjenje gličeva kod DA konvertora. 2) Simultana konverzija pomoću jednog ADC. 3) Distribucija signala. 4) Kašnjenje analognog signala.

278 Smanjenje gličeva kod DA konvertora

279 Simultana konverzija pomoću jednog ADC

280 Distribucija signala

281 Kašnjenje analognog signala

Fundamentals of Data Converters. DAVID KRESS Director of Technical Marketing

Fundamentals of Data Converters. DAVID KRESS Director of Technical Marketing Fundamentals of Data Converters DAVID KRESS Director of Technical Marketing 9/14/2016 Analog to Electronic Signal Processing Sensor (INPUT) Amp Converter Digital Processor Actuator (OUTPUT) Amp Converter

More information

Analog-to-Digital i Converters

Analog-to-Digital i Converters CSE 577 Spring 2011 Analog-to-Digital i Converters Jaehyun Lim, Kyusun Choi Department t of Computer Science and Engineering i The Pennsylvania State University ADC Glossary DNL (differential nonlinearity)

More information

MT-024: ADC Architectures V: Pipelined Subranging ADCs

MT-024: ADC Architectures V: Pipelined Subranging ADCs MT-024: ADC Architectures V: Pipelined Subranging ADCs by Walt Kester Rev. 0, 02-13-06 INTRODUCTION The pipelined subranging ADC architecture dominates today's applications where sampling rates of greater

More information

AD9772A - Functional Block Diagram

AD9772A - Functional Block Diagram F FEATURES single 3.0 V to 3.6 V supply 14-Bit DAC Resolution 160 MPS Input Data Rate 67.5 MHz Reconstruction Passband @ 160 MPS 74 dbc FDR @ 25 MHz 2 Interpolation Filter with High- or Low-Pass Response

More information

Working with ADCs, OAs and the MSP430

Working with ADCs, OAs and the MSP430 Working with ADCs, OAs and the MSP430 Bonnie Baker HPA Senior Applications Engineer Texas Instruments 2006 Texas Instruments Inc, Slide 1 Agenda An Overview of the MSP430 Data Acquisition System SAR Converters

More information

Tehnička škola Kutina Ime i prezime: Laboratorijska vježba 2. POJAČALO U SPOJU ZAJEDNIČKOG EMITERA

Tehnička škola Kutina Ime i prezime: Laboratorijska vježba 2. POJAČALO U SPOJU ZAJEDNIČKOG EMITERA Tehnička škola Kutina Ime i prezime: Laboratorijska vježba 2. POJAČALO U SPOJU ZAJEDNIČKOG EMITERA Razred: 3E Elektronički sklopovi Ocjena: Pripremio: Ivan Josipović, ing. POJAČALO U SPOJU ZAJEDNIČKOG

More information

Lecture #6: Analog-to-Digital Converter

Lecture #6: Analog-to-Digital Converter Lecture #6: Analog-to-Digital Converter All electrical signals in the real world are analog, and their waveforms are continuous in time. Since most signal processing is done digitally in discrete time,

More information

Analog-to-Digital Converter Survey & Analysis. Bob Walden. (310) Update: July 16,1999

Analog-to-Digital Converter Survey & Analysis. Bob Walden. (310) Update: July 16,1999 Analog-to-Digital Converter Survey & Analysis Update: July 16,1999 References: 1. R.H. Walden, Analog-to-digital converter survey and analysis, IEEE Journal on Selected Areas in Communications, vol. 17,

More information

Data Converters. Specifications for Data Converters. Overview. Testing and characterization. Conditions of operation

Data Converters. Specifications for Data Converters. Overview. Testing and characterization. Conditions of operation Data Converters Overview Specifications for Data Converters Pietro Andreani Dept. of Electrical and Information Technology Lund University, Sweden Conditions of operation Type of converter Converter specifications

More information

Lecture 9, ANIK. Data converters 1

Lecture 9, ANIK. Data converters 1 Lecture 9, ANIK Data converters 1 What did we do last time? Noise and distortion Understanding the simplest circuit noise Understanding some of the sources of distortion 502 of 530 What will we do today?

More information

Brza i veoma precizna merenja Podržava dosta raznih mernih funkcija Menjanje modova detekcije Detekcija efektivne vrednosti (root mean square

Brza i veoma precizna merenja Podržava dosta raznih mernih funkcija Menjanje modova detekcije Detekcija efektivne vrednosti (root mean square Brza i veoma precizna merenja Podržava dosta raznih mernih funkcija Menjanje modova detekcije Detekcija efektivne vrednosti (root mean square value(rms)) i detekcija srednje vrednosti (MEAN) može se menjati

More information

Data Converters. Springer FRANCO MALOBERTI. Pavia University, Italy

Data Converters. Springer FRANCO MALOBERTI. Pavia University, Italy Data Converters by FRANCO MALOBERTI Pavia University, Italy Springer Contents Dedicat ion Preface 1. BACKGROUND ELEMENTS 1.1 1.2 1.3 1.4 1.5 1.6 1.7 1.8 The Ideal Data Converter Sampling 1.2.1 Undersampling

More information

Serial Input 18-Bit Monolithic Audio DIGITAL-TO-ANALOG CONVERTER

Serial Input 18-Bit Monolithic Audio DIGITAL-TO-ANALOG CONVERTER Serial Input 8-Bit Monolithic Audio DIGITAL-TO-ANALOG CONVERTER FEATURES 8-BIT MONOLITHIC AUDIO D/A CONVERTER LOW MAX THD + N: 92dB Without External Adjust 00% PIN COMPATIBLE WITH INDUSTRY STD 6-BIT PCM56P

More information

SECTION 4 HIGH SPEED SAMPLING AND HIGH SPEED ADCs, Walt Kester

SECTION 4 HIGH SPEED SAMPLING AND HIGH SPEED ADCs, Walt Kester SECTION 4 HIGH SPEED SAMPLING AND HIGH SPEED ADCs, Walt Kester INTRODUCTION High speed ADCs are used in a wide variety of real-time DSP signal-processing applications, replacing systems that used analog

More information

DATASHEET HI5805. Features. Applications. Ordering Information. Pinout. 12-Bit, 5MSPS A/D Converter. FN3984 Rev 7.00 Page 1 of 12.

DATASHEET HI5805. Features. Applications. Ordering Information. Pinout. 12-Bit, 5MSPS A/D Converter. FN3984 Rev 7.00 Page 1 of 12. 12-Bit, 5MSPS A/D Converter NOT RECOMMENDED FOR NEW DESIGNS NO RECOMMENDED REPLACEMENT contact our Technical Support Center at 1-888-INTERSIL or www.intersil.com/tsc DATASHEET FN3984 Rev 7.00 The HI5805

More information

MT-025: ADC Architectures VI: Folding ADCs

MT-025: ADC Architectures VI: Folding ADCs MT-025: ADC Architectures VI: Folding ADCs by Walt Kester REV. 0, 02-13-06 INTRODUCTION The "folding" architecture is one of a number of possible serial or bit-per-stage architectures. Various architectures

More information

Data Converters 2. Selection Guides HIGH PERFORMANCE ANALOG

Data Converters 2. Selection Guides HIGH PERFORMANCE ANALOG 2 HIGH PERFORMANCE Selection Guides to Digital (ADCs) 1-Channel (ADCs)................................................... 2-2 6-Bit............................................................. 2-2 8-Bit.............................................................

More information

2. ADC Architectures and CMOS Circuits

2. ADC Architectures and CMOS Circuits /58 2. Architectures and CMOS Circuits Francesc Serra Graells francesc.serra.graells@uab.cat Departament de Microelectrònica i Sistemes Electrònics Universitat Autònoma de Barcelona paco.serra@imb-cnm.csic.es

More information

AD Bit, 20/40/65 MSPS 3 V Low Power A/D Converter. Preliminary Technical Data

AD Bit, 20/40/65 MSPS 3 V Low Power A/D Converter. Preliminary Technical Data FEATURES Ultra Low Power 90mW @ 0MSPS; 135mW @ 40MSPS; 190mW @ 65MSPS SNR = 66.5 dbc (to Nyquist); SFDR = 8 dbc @.4MHz Analog Input ENOB = 10.5 bits DNL=± 0.5 LSB Differential Input with 500MHz Full Power

More information

Electronics A/D and D/A converters

Electronics A/D and D/A converters Electronics A/D and D/A converters Prof. Márta Rencz, Gábor Takács, Dr. György Bognár, Dr. Péter G. Szabó BME DED December 1, 2014 1 / 26 Introduction The world is analog, signal processing nowadays is

More information

9-Bit, 30 MSPS ADC AD9049 REV. 0. Figure 1. Typical Connections FUNCTIONAL BLOCK DIAGRAM

9-Bit, 30 MSPS ADC AD9049 REV. 0. Figure 1. Typical Connections FUNCTIONAL BLOCK DIAGRAM a FEATURES Low Power: 00 mw On-Chip T/H, Reference Single +5 V Power Supply Operation Selectable 5 V or V Logic I/O Wide Dynamic Performance APPLICATIONS Digital Communications Professional Video Medical

More information

10-Bit, 40 MSPS/60 MSPS A/D Converter AD9050 REV. B. Figure 1. Typical Connections FUNCTIONAL BLOCK DIAGRAM

10-Bit, 40 MSPS/60 MSPS A/D Converter AD9050 REV. B. Figure 1. Typical Connections FUNCTIONAL BLOCK DIAGRAM a FEATURES Low Power: 1 mw @ 0 MSPS, mw @ 0 MSPS On-Chip T/H, Reference Single + V Power Supply Operation Selectable V or V Logic I/O SNR: db Minimum at MHz w/0 MSPS APPLICATIONS Medical Imaging Instrumentation

More information

Serial Input 18-Bit Monolithic Audio DIGITAL-TO-ANALOG CONVERTER

Serial Input 18-Bit Monolithic Audio DIGITAL-TO-ANALOG CONVERTER Serial Input 8-Bit Monolithic Audio DIGITAL-TO-ANALOG CONVERTER FEATURES 8-BIT MONOLITHIC AUDIO D/A CONVERTER LOW MAX THD + N: 92dB Without External Adjust 00% PIN COMPATIBLE WITH INDUSTRY STD 6-BIT PCM56P

More information

OBSOLETE. 16-Bit/18-Bit, 16 F S PCM Audio DACs AD1851/AD1861

OBSOLETE. 16-Bit/18-Bit, 16 F S PCM Audio DACs AD1851/AD1861 a FEATURES 0 db SNR Fast Settling Permits 6 Oversampling V Output Optional Trim Allows Super-Linear Performance 5 V Operation 6-Pin Plastic DIP and SOIC Packages Pin-Compatible with AD856 & AD860 Audio

More information

Eliminate Pipeline Headaches with New 12-Bit 3Msps SAR ADC by Dave Thomas and William C. Rempfer

Eliminate Pipeline Headaches with New 12-Bit 3Msps SAR ADC by Dave Thomas and William C. Rempfer A new 12-bit 3Msps ADC brings new levels of performance and ease of use to high speed ADC applications. By raising the speed of the successive approximation (SAR) method to 3Msps, it eliminates the many

More information

Complete 12-Bit 5 MSPS Monolithic A/D Converter AD871

Complete 12-Bit 5 MSPS Monolithic A/D Converter AD871 a FEATURES Monolithic -Bit 5 MSPS A/D Converter Low Noise: 0.7 LSB RMS Referred to Input No Missing Codes Guaranteed Differential Nonlinearity Error: 0.5 LSB Signal-to-Noise and Distortion Ratio: 68 db

More information

SECTION 8 ADCs FOR SIGNAL CONDITIONING Walt Kester, James Bryant, Joe Buxton

SECTION 8 ADCs FOR SIGNAL CONDITIONING Walt Kester, James Bryant, Joe Buxton SECTION 8 ADCs FOR SIGNAL CONDITIONING Walt Kester, James Bryant, Joe Buxton The trend in ADCs and DACs is toward higher speeds and higher resolutions at reduced power levels. Modern data converters generally

More information

Električna merenja

Električna merenja Električna merenja 27.09.2017. Školska 2017-2018 Kurs je zajednički za module: Telekomunikacije i informacione tehnologije (13Е032ЕМ) Signali i sistemi (13Е052ЕМ) Fizička elektronika (13Е052ЕМ) Sajt predmeta:

More information

Grupisanje podataka. Klauzula GROUP BY <lista_obeležja>

Grupisanje podataka. Klauzula GROUP BY <lista_obeležja> Grupisanje podataka Klauzula GROUP BY omogućava particioniranje skupa seletovanih torki saglasno istim vrednostima skupa obeležja datog pomoću Posle klauzule GROUP BY

More information

Appendix A Comparison of ADC Architectures

Appendix A Comparison of ADC Architectures Appendix A Comparison of ADC Architectures A comparison of continuous-time delta-sigma (CT ), pipeline, and timeinterleaved (TI) SAR ADCs which target wide signal bandwidths (greater than 100 MHz) and

More information

CMOS High Speed A/D Converter Architectures

CMOS High Speed A/D Converter Architectures CHAPTER 3 CMOS High Speed A/D Converter Architectures 3.1 Introduction In the previous chapter, basic key functions are examined with special emphasis on the power dissipation associated with its implementation.

More information

Dual 10-Bit, 40Msps, 3V, Low-Power ADC with Internal Reference and Parallel Outputs

Dual 10-Bit, 40Msps, 3V, Low-Power ADC with Internal Reference and Parallel Outputs 19-2173; Rev 1; 7/6 Dual 1-Bit, 4Msps, 3, Low-Power ADC with General Description The is a 3, dual 1-bit analog-to-digital converter (ADC) featuring fully differential wideband trackand-hold (T/H) inputs,

More information

SPT BIT, 30 MSPS, TTL, A/D CONVERTER

SPT BIT, 30 MSPS, TTL, A/D CONVERTER 12-BIT, MSPS, TTL, A/D CONVERTER FEATURES Monolithic 12-Bit MSPS Converter 6 db SNR @ 3.58 MHz Input On-Chip Track/Hold Bipolar ±2.0 V Analog Input Low Power (1.1 W Typical) 5 pf Input Capacitance TTL

More information

CLC Bit, 52 MSPS A/D Converter

CLC Bit, 52 MSPS A/D Converter 14-Bit, 52 MSPS A/D Converter General Description The is a monolithic 14-bit, 52 MSPS analog-to-digital converter. The ultra-wide dynamic range and high sample rate of the device make it an excellent choice

More information

ADC Resolution: Myth and Reality

ADC Resolution: Myth and Reality ADC Resolution: Myth and Reality Mitch Ferguson, Applications Engineering Manager Class ID: CC19I Renesas Electronics America Inc. Mr. Mitch Ferguson Applications Engineering Manager Specializes support

More information

MSP430 Teaching Materials

MSP430 Teaching Materials MSP430 Teaching Materials Chapter 9 Data Acquisition A/D Conversion Introduction Texas Instruments t Incorporated University of Beira Interior (PT) Pedro Dinis Gaspar, António Espírito Santo, Bruno Ribeiro,

More information

INTEGRATED CIRCUITS. AN109 Microprocessor-compatible DACs Dec

INTEGRATED CIRCUITS. AN109 Microprocessor-compatible DACs Dec INTEGRATED CIRCUITS 1988 Dec DAC products are designed to convert a digital code to an analog signal. Since a common source of digital signals is the data bus of a microprocessor, DAC circuits that are

More information

ADC and DAC Standards Update

ADC and DAC Standards Update ADC and DAC Standards Update Revised ADC Standard 2010 New terminology to conform to Std-1057 SNHR became SNR SNR became SINAD Added more detailed test-setup descriptions Added more appendices Reorganized

More information

Design of Pipeline Analog to Digital Converter

Design of Pipeline Analog to Digital Converter Design of Pipeline Analog to Digital Converter Vivek Tripathi, Chandrajit Debnath, Rakesh Malik STMicroelectronics The pipeline analog-to-digital converter (ADC) architecture is the most popular topology

More information

LTC2216/LTC Bit, 80Msps/65Msps Low Noise ADC APPLICATIONS TYPICAL APPLICATION

LTC2216/LTC Bit, 80Msps/65Msps Low Noise ADC APPLICATIONS TYPICAL APPLICATION FEATURES n Sample Rate: Msps/65Msps n 81.5dBFS Noise Floor n 1dB SFDR n SFDR >95dB at 7MHz n 85fs RMS Jitter n 2.75V P-P Input Range n 4MHz Full Power Bandwidth S/H n Optional Internal Dither n Optional

More information

OBSOLETE. Complete 12-Bit 10 MSPS Monolithic A/D Converter AD872A

OBSOLETE. Complete 12-Bit 10 MSPS Monolithic A/D Converter AD872A a FEATURES Monolithic -Bit 0 MSPS A/D Converter Low Noise: 0.6 LSB RMS Referred-to-Input No Missing Codes Guaranteed Differential Nonlinearity Error: 0.5 LSB Signal-to-Noise and Distortion Ratio: 68 db

More information

9240LP LPTVREF. Memory DESCRIPTION: FEATURES: 14-Bit, 10 MSPS Monolithic A/D Converter with LPT ASIC. 9240LP Block Diagram 9240LP

9240LP LPTVREF. Memory DESCRIPTION: FEATURES: 14-Bit, 10 MSPS Monolithic A/D Converter with LPT ASIC. 9240LP Block Diagram 9240LP 14-Bit, 10 MSPS Monolithic A/D Converter with LPT ASIC NC BIAS CAPB CAPT NC CML LPTref VinA VinB LPTAVDD LPTDVDD REFCOM Vref SENSE NC AVSS AVDD NC NC OTC BIT 1 BIT 2 BIT 3 BIT 4 BIT BIT 6 BIT 7 BIT 8 BIT

More information

CMOS Analog to Digital Converters : State-of-the-Art and Perspectives in Digital Communications ADC

CMOS Analog to Digital Converters : State-of-the-Art and Perspectives in Digital Communications ADC CMOS Analog to Digital Converters : State-of-the-Art and Perspectives in Digital Communications ADC Hussein Fakhoury and Hervé Petit C²S Research Group Presentation Outline Introduction Basic concepts

More information

Octal Sample-and-Hold with Multiplexed Input SMP18

Octal Sample-and-Hold with Multiplexed Input SMP18 a FEATURES High Speed Version of SMP Internal Hold Capacitors Low Droop Rate TTL/CMOS Compatible Logic Inputs Single or Dual Supply Operation Break-Before-Make Channel Addressing Compatible With CD Pinout

More information

8408 Quad 8-Bit Multiplying CMOS D/A Converter with Memory

8408 Quad 8-Bit Multiplying CMOS D/A Converter with Memory Quad 8-Bit Multiplying CMOS FEATURES: RAD-PAK patented shielding against natural space radiation Total dose hardness: - equal to 100 krad (Si), depending upon orbit and space mission Package: - 28 pin

More information

DATASHEET HI1175. Features. Ordering Information. Applications. Pinout. 8-Bit, 20MSPS, Flash A/D Converter. FN3577 Rev 8.

DATASHEET HI1175. Features. Ordering Information. Applications. Pinout. 8-Bit, 20MSPS, Flash A/D Converter. FN3577 Rev 8. 8-Bit, 2MSPS, Flash A/D Converter Pb-Free and RoHS Compliant DATASHEET FN377 Rev 8. The HI117 is an 8-bit, analog-to-digital converter built in a 1.4 m CMOS process. The low power, low differential gain

More information

ADC1206S040/055/ General description. 2. Features. 3. Applications. Single 12 bits ADC, up to 40 MHz, 55 MHz or 70 MHz

ADC1206S040/055/ General description. 2. Features. 3. Applications. Single 12 bits ADC, up to 40 MHz, 55 MHz or 70 MHz Rev. 03 2 July 2012 Product data sheet 1. General description The are a family of BiCMOS 12-bit Analog-to-Digital Converters (ADC) optimized for a wide range of applications such as cellular infrastructures,

More information

PRODUCT OVERVIEW REF FLASH ADC S/H BUFFER 24 +5V SUPPLY +12V/+15V SUPPLY. Figure 1. ADS-917 Functional Block Diagram

PRODUCT OVERVIEW REF FLASH ADC S/H BUFFER 24 +5V SUPPLY +12V/+15V SUPPLY. Figure 1. ADS-917 Functional Block Diagram PRODUCT OVERVIEW The is a high-performance, 14-bit, 1MHz sampling A/D converter. This device samples input signals up to Nyquist frequencies with no missing codes. The features outstanding dynamic performance

More information

Računarske mreže. Prenos podataka i osnove komunikacija

Računarske mreže. Prenos podataka i osnove komunikacija Računarske mreže Prenos podataka i osnove komunikacija 1 Komunikacioni sistem - model Komunikacioni model - razmena podataka između dva učesnika Integracija - različiti izvori podataka i komunikacioni

More information

High Speed System Applications

High Speed System Applications High Speed System Applications 1. High Speed Data Conversion Overview 2. Optimizing Data Converter Interfaces 3. DACs, DDSs, PLLs, and Clock Distribution 4. PC Board Layout and Design Tools Copyright 2006

More information

IMPLEMENTING THE 10-BIT, 50MS/SEC PIPELINED ADC

IMPLEMENTING THE 10-BIT, 50MS/SEC PIPELINED ADC 98 CHAPTER 5 IMPLEMENTING THE 0-BIT, 50MS/SEC PIPELINED ADC 99 5.0 INTRODUCTION This chapter is devoted to describe the implementation of a 0-bit, 50MS/sec pipelined ADC with different stage resolutions

More information

10-Bit, 80Msps, Single 3.0V, Low-Power ADC with Internal Reference

10-Bit, 80Msps, Single 3.0V, Low-Power ADC with Internal Reference 19-54; Rev 3; 9/4 EALUATION KIT AAILABLE 1-Bit, 8Msps, Single 3., Low-Power General Description The 3, 1-bit analog-to-digital converter (ADC) features a fully differential input, a pipelined 1- stage

More information

Second-Order Sigma-Delta Modulator in Standard CMOS Technology

Second-Order Sigma-Delta Modulator in Standard CMOS Technology SERBIAN JOURNAL OF ELECTRICAL ENGINEERING Vol. 1, No. 3, November 2004, 37-44 Second-Order Sigma-Delta Modulator in Standard CMOS Technology Dragiša Milovanović 1, Milan Savić 1, Miljan Nikolić 1 Abstract:

More information

SAMPLE/HOLD AMPLIFIER

SAMPLE/HOLD AMPLIFIER SAMPLE/HOLD AMPLIFIER FEATURES FAST (µs max) ACQUISITION TIME (1-bit) APERTURE JITTER: 00ps POWER DISSIPATION: 300mW COMPATIBLE WITH HIGH RESOLUTION A/D CONVERTERS ADC7, PCM75, AND ADC71 DESCRIPTION The

More information

16-Bit, 135ksps, Single-Supply ADCs with Bipolar Analog Input Range

16-Bit, 135ksps, Single-Supply ADCs with Bipolar Analog Input Range 19-2755; Rev 1; 8/3 16-Bit, 135ksps, Single-Supply ADCs with General Description The 16-bit, low-power, successiveapproximation analog-to-digital converters (ADCs) feature automatic power-down, a factory-trimmed

More information

The need for Data Converters

The need for Data Converters The need for Data Converters ANALOG SIGNAL (Speech, Images, Sensors, Radar, etc.) PRE-PROCESSING (Filtering and analog to digital conversion) DIGITAL PROCESSOR (Microprocessor) POST-PROCESSING (Digital

More information

ADC1006S055/ General description. 2. Features. 3. Applications. Single 10 bits ADC, up to 55 MHz or 70 MHz

ADC1006S055/ General description. 2. Features. 3. Applications. Single 10 bits ADC, up to 55 MHz or 70 MHz Rev. 03 2 July 2012 Product data sheet 1. General description The are a family of Bipolar CMOS (BiCMOS) 10-bit Analog-to-Digital Converters (ADC) optimized for a wide range of applications such as cellular

More information

EE247 Lecture 22. Figures of merit (FOM) and trends for ADCs How to use/not use FOM. EECS 247 Lecture 22: Data Converters 2004 H. K.

EE247 Lecture 22. Figures of merit (FOM) and trends for ADCs How to use/not use FOM. EECS 247 Lecture 22: Data Converters 2004 H. K. EE247 Lecture 22 Pipelined ADCs Combining the bits Stage implementation Circuits Noise budgeting Figures of merit (FOM) and trends for ADCs How to use/not use FOM Oversampled ADCs EECS 247 Lecture 22:

More information

High Precision 10 V IC Reference AD581

High Precision 10 V IC Reference AD581 High Precision 0 V IC Reference FEATURES Laser trimmed to high accuracy 0.000 V ±5 mv (L and U models) Trimmed temperature coefficient 5 ppm/ C maximum, 0 C to 70 C (L model) 0 ppm/ C maximum, 55 C to

More information

System on a Chip. Prof. Dr. Michael Kraft

System on a Chip. Prof. Dr. Michael Kraft System on a Chip Prof. Dr. Michael Kraft Lecture 5: Data Conversion ADC Background/Theory Examples Background Physical systems are typically analogue To apply digital signal processing, the analogue signal

More information

Dual 10-Bit, 65Msps, 3V, Low-Power ADC with Internal Reference and Parallel Outputs

Dual 10-Bit, 65Msps, 3V, Low-Power ADC with Internal Reference and Parallel Outputs 19-294; Rev 1; 4/6 EALUATION KIT AAILABLE Dual 1-Bit, 65Msps, 3, Low-Power ADC General Description The is a 3, dual 1-bit analog-to-digital converter (ADC) featuring fully-differential wideband trackand-hold

More information

24-Bit, 312 ksps, 109 db Sigma-Delta ADC with On-Chip Buffers and Serial Interface AD7764

24-Bit, 312 ksps, 109 db Sigma-Delta ADC with On-Chip Buffers and Serial Interface AD7764 24-Bit, 312 ksps, 19 db Sigma-Delta ADC with On-Chip Buffers and Serial Interface AD7764 FEATURES High performance 24-bit - ADC 115 db dynamic range at 78 khz output data rate 19 db dynamic range at 312

More information

A Successive Approximation ADC based on a new Segmented DAC

A Successive Approximation ADC based on a new Segmented DAC A Successive Approximation ADC based on a new Segmented DAC segmented current-mode DAC successive approximation ADC bi-direction segmented current-mode DAC DAC INL 0.47 LSB DNL 0.154 LSB DAC 3V 8 2MS/s

More information

CDK bit, 25 MSPS 135mW A/D Converter

CDK bit, 25 MSPS 135mW A/D Converter CDK1304 10-bit, 25 MSPS 135mW A/D Converter FEATURES n 25 MSPS converter n 135mW power dissipation n On-chip track-and-hold n Single +5V power supply n TTL/CMOS outputs n 5pF input capacitance n Tri-state

More information

OBSOLETE. Monolithic 12-Bit 2 MHz A/D Converter AD671 REV. B FUNCTIONAL BLOCK DIAGRAM

OBSOLETE. Monolithic 12-Bit 2 MHz A/D Converter AD671 REV. B FUNCTIONAL BLOCK DIAGRAM a FEATURES 12-Bit Resolution 2-Pin Skinny DIP Package Conversion Time: 500 ns max J/K/S-500 Conversion Time: 750 ns max J/K/S-750 Low Power: 75 mw Unipolar (0 V to +5 V, 0 V to +10 V) and Bipolar Input

More information

Advantages of Analog Representation. Varies continuously, like the property being measured. Represents continuous values. See Figure 12.

Advantages of Analog Representation. Varies continuously, like the property being measured. Represents continuous values. See Figure 12. Analog Signals Signals that vary continuously throughout a defined range. Representative of many physical quantities, such as temperature and velocity. Usually a voltage or current level. Digital Signals

More information

CMOS ADC & DAC Principles

CMOS ADC & DAC Principles CMOS ADC & DAC Principles Willy Sansen KULeuven, ESAT-MICAS Leuven, Belgium willy.sansen@esat.kuleuven.be Willy Sansen 10-05 201 Table of contents Definitions Digital-to-analog converters Resistive Capacitive

More information

10. Chapter: A/D and D/A converter principles

10. Chapter: A/D and D/A converter principles Punčochář, Mohylová: TELO, Chapter 10: A/D and D/A converter principles 1 10. Chapter: A/D and D/A converter principles Time of study: 6 hours Goals: the student should be able to define basic principles

More information

Data Converters. Технически семинар 21.Октомври.2016 гр. Хисаря 1

Data Converters. Технически семинар 21.Октомври.2016 гр. Хисаря 1 Data Converters Технически семинар 21.Октомври.2016 гр. Хисаря 1 Contents: Short product line update ADC architectures - SAR - Pipeline - Flash - Delta-Sigma / Modulator and Decimation ADC Oversampling

More information

TOP VIEW. Maxim Integrated Products 1

TOP VIEW. Maxim Integrated Products 1 19-1857; Rev ; 11/ EVALUATION KIT AVAILABLE General Description The low-power, 8-bit, dual-channel, analog-to-digital converters (ADCs) feature an internal track/hold (T/H) voltage reference (/), clock,

More information

Ulazni portovi (analogni i digitalni) i PWM portovi

Ulazni portovi (analogni i digitalni) i PWM portovi Ulazni portovi (analogni i digitalni) i PWM portovi Analogni ulazi Razmislite o muzici sačuvanoj na CD-u analogni signal snimnjen na digitalnom mediju. Brzina očitavanja Dužina riječi Arduino analogni

More information

PRODUCT OVERVIEW REF FLASH ADC BUFFER V SUPPLY. Figure 1. ADS-117 Functional Block Diagram

PRODUCT OVERVIEW REF FLASH ADC BUFFER V SUPPLY. Figure 1. ADS-117 Functional Block Diagram PRODUCT OVERVIEW FEATURES 12-bit resolution No missing codes 2MHz minimum throughput Functionally complete Small 24-pin DDIP Low-power, 1.6 Watts Three-state output buffers Samples to Nyquist frequencies

More information

DESIGN OF MULTI-BIT DELTA-SIGMA A/D CONVERTERS

DESIGN OF MULTI-BIT DELTA-SIGMA A/D CONVERTERS DESIGN OF MULTI-BIT DELTA-SIGMA A/D CONVERTERS DESIGN OF MULTI-BIT DELTA-SIGMA A/D CONVERTERS by Yves Geerts Alcatel Microelectronics, Belgium Michiel Steyaert KU Leuven, Belgium and Willy Sansen KU Leuven,

More information

CHAPTER. delta-sigma modulators 1.0

CHAPTER. delta-sigma modulators 1.0 CHAPTER 1 CHAPTER Conventional delta-sigma modulators 1.0 This Chapter presents the traditional first- and second-order DSM. The main sources for non-ideal operation are described together with some commonly

More information

A 4 GSample/s 8-bit ADC in. Ken Poulton, Robert Neff, Art Muto, Wei Liu, Andrew Burstein*, Mehrdad Heshami* Agilent Laboratories Palo Alto, California

A 4 GSample/s 8-bit ADC in. Ken Poulton, Robert Neff, Art Muto, Wei Liu, Andrew Burstein*, Mehrdad Heshami* Agilent Laboratories Palo Alto, California A 4 GSample/s 8-bit ADC in 0.35 µm CMOS Ken Poulton, Robert Neff, Art Muto, Wei Liu, Andrew Burstein*, Mehrdad Heshami* Agilent Laboratories Palo Alto, California 1 Outline Background Chip Architecture

More information

DAC & ADC Testing Fundamental

DAC & ADC Testing Fundamental DAC & ADC Testing Fundamental Outline Specifications of DAC Specifications of ADC Test methodology Static specification Histogram method Transfer (and compare) method Dynamic specification FFT Polynomial

More information

12-Bit, 2Msps, Dual Simultaneous Sampling SAR ADCs with Internal Reference

12-Bit, 2Msps, Dual Simultaneous Sampling SAR ADCs with Internal Reference EVALUATION KIT AVAILABLE MAX11192 General Description The MAX11192 is a dual-channel SAR ADC with simultaneous sampling at 2Msps, 12-bit resolution, and differential inputs. Available in a tiny 16-pin,

More information

Summary Last Lecture

Summary Last Lecture EE47 Lecture 5 Pipelined ADCs (continued) How many bits per stage? Algorithmic ADCs utilizing pipeline structure Advanced background calibration techniques Oversampled ADCs Why oversampling? Pulse-count

More information

SECTION 3. ADCs FOR DSP APPLICATIONS

SECTION 3. ADCs FOR DSP APPLICATIONS SECTION 3 ADCs FOR DSP APPLICATIONS Successive Approximation ADCs Sigma-Delta ADCs Flash Converters Subranging (Pipelined) ADCs Bit-Per-Stage (Serial, or Ripple) ADCs 3.a 3.b SECTION 3 ADCs FOR DSP APPLICATIONS

More information

5 V Integrated High Speed ADC/Quad DAC System AD7339

5 V Integrated High Speed ADC/Quad DAC System AD7339 a FEATURES 8-Bit A/D Converter Two 8-Bit D/A Converters Two 8-Bit Serial D/A Converters Single +5 V Supply Operation On-Chip Reference Power-Down Mode 52-Lead PQFP Package 5 V Integrated High Speed ADC/Quad

More information

ADC Bit 65 MSPS 3V A/D Converter

ADC Bit 65 MSPS 3V A/D Converter 10-Bit 65 MSPS 3V A/D Converter General Description The is a monolithic CMOS analog-to-digital converter capable of converting analog input signals into 10-bit digital words at 65 Megasamples per second

More information

Summary Last Lecture

Summary Last Lecture Interleaved ADCs EE47 Lecture 4 Oversampled ADCs Why oversampling? Pulse-count modulation Sigma-delta modulation 1-Bit quantization Quantization error (noise) spectrum SQNR analysis Limit cycle oscillations

More information

Analog to Digital Conversion

Analog to Digital Conversion Analog to Digital Conversion Florian Erdinger Lehrstuhl für Schaltungstechnik und Simulation Technische Informatik der Uni Heidelberg VLSI Design - Mixed Mode Simulation F. Erdinger, ZITI, Uni Heidelberg

More information

DATASHEET HI5767. Features. Applications. Pinout. 10-Bit, 20/40/60MSPS A/D Converter with Internal Voltage Reference. FN4319 Rev 6.

DATASHEET HI5767. Features. Applications. Pinout. 10-Bit, 20/40/60MSPS A/D Converter with Internal Voltage Reference. FN4319 Rev 6. NOT RECOMMENDED FOR NEW DESIGNS NO RECOMMENDED REPLACEMENT contact our Technical Support Center at 1-888-INTERSIL or www.intersil.com/tsc 10-Bit, 20/40/60MSPS A/D Converter with Internal Voltage Reference

More information

Quad 12-Bit Digital-to-Analog Converter (Serial Interface)

Quad 12-Bit Digital-to-Analog Converter (Serial Interface) Quad 1-Bit Digital-to-Analog Converter (Serial Interface) FEATURES COMPLETE QUAD DAC INCLUDES INTERNAL REFERENCES AND OUTPUT AMPLIFIERS GUARANTEED SPECIFICATIONS OVER TEMPERATURE GUARANTEED MONOTONIC OVER

More information

Complete Low Cost 12-Bit D/A Converters ADDAC80/ADDAC85/ADDAC87

Complete Low Cost 12-Bit D/A Converters ADDAC80/ADDAC85/ADDAC87 a FEATURES Single Chip Construction On-Board Output Amplifier Low Power Dissipation: 300 mw Monotonicity Guaranteed over Temperature Guaranteed for Operation with 12 V Supplies Improved Replacement for

More information

ADC Architectures I: The Flash Converter. by Walt Kester

ADC Architectures I: The Flash Converter. by Walt Kester MT-020 TUTORIAL INTRODUCTION ADC Architectures I: The Flash Converter by Walt Kester Commercial flash converters appeared in instruments and modules of the 1960s and 1970s and quickly migrated to integrated

More information

1 MSPS, Serial 14-Bit SAR ADC AD7485

1 MSPS, Serial 14-Bit SAR ADC AD7485 a FEATURES Fast Throughput Rate: 1 MSPS Wide Input Bandwidth: 4 MHz Excellent DC Accuracy Performance Flexible Serial Interface Low Power: 8 mw (Full Power) and 3 mw (NAP Mode) STANDBY Mode: A Max Single

More information

Ultra-Low-Power, 10Msps, 8-Bit ADC

Ultra-Low-Power, 10Msps, 8-Bit ADC 19-599; Rev ; 1/1 EVALUATION KIT AVAILABLE Ultra-Low-Power, 1Msps, 8-Bit ADC General Description The is an ultra-low-power, 8-bit, 1Msps analog-to-digital converter (ADC). The device features a fully differential

More information

Dual 8-Bit, 60 MSPS A/D Converter AD9059

Dual 8-Bit, 60 MSPS A/D Converter AD9059 Dual -Bit, 0 MSPS A/D Converter FEATURES Dual -Bit ADCs on a Single Chip Low Power: 00 mw Typical On-Chip. V Reference and Track-and-Hold V p-p Analog Input Range Single V Supply Operation V or V Logic

More information

HI1175, CXD Bit, 20 MSPS Flash A/D Converter. Description. Features. Ordering Information. Applications. Pinout.

HI1175, CXD Bit, 20 MSPS Flash A/D Converter. Description. Features. Ordering Information. Applications. Pinout. SEMICONDUCTOR HI117, CXD117 September 1996 Features 8-Bit, 20 MSPS Flash A/D Converter Description Resolution: 8-Bit ±0.3 LSB (DNL) Maximum Sampling Frequency: 20 MSPS Low Power Consumption: 60mW (at 20

More information

EE 421L Digital Electronics Laboratory. Laboratory Exercise #9 ADC and DAC

EE 421L Digital Electronics Laboratory. Laboratory Exercise #9 ADC and DAC EE 421L Digital Electronics Laboratory Laboratory Exercise #9 ADC and DAC Department of Electrical and Computer Engineering University of Nevada, at Las Vegas Objective: The purpose of this laboratory

More information

ADC78H90 8-Channel, 500 ksps, 12-Bit A/D Converter

ADC78H90 8-Channel, 500 ksps, 12-Bit A/D Converter 8-Channel, 500 ksps, 12-Bit A/D Converter General Description The ADC78H90 is a low-power, eight-channel CMOS 12-bit analog-to-digital converter with a conversion throughput of 500 ksps. The converter

More information

Four-Channel Sample-and-Hold Amplifier AD684

Four-Channel Sample-and-Hold Amplifier AD684 a FEATURES Four Matched Sample-and-Hold Amplifiers Independent Inputs, Outputs and Control Pins 500 ns Hold Mode Settling 1 s Maximum Acquisition Time to 0.01% Low Droop Rate: 0.01 V/ s Internal Hold Capacitors

More information

Analog and Telecommunication Electronics

Analog and Telecommunication Electronics Politecnico di Torino Electronic Eng. Master Degree Analog and Telecommunication Electronics D6 - High speed A/D converters» Spectral performance analysis» Undersampling techniques» Sampling jitter» Interleaving

More information

Microprocessor-Compatible 12-Bit D/A Converter AD667*

Microprocessor-Compatible 12-Bit D/A Converter AD667* a FEATURES Complete 12-Bit D/A Function Double-Buffered Latch On Chip Output Amplifier High Stability Buried Zener Reference Single Chip Construction Monotonicity Guaranteed Over Temperature Linearity

More information

Complete 12-Bit 1.25 MSPS Monolithic A/D Converter AD1671

Complete 12-Bit 1.25 MSPS Monolithic A/D Converter AD1671 a FEATURES Conversion Time: 800 ns 1.25 MHz Throughput Rate Complete: On-Chip Sample-and-Hold Amplifier and Voltage Reference Low Power Dissipation: 570 mw No Missing Codes Guaranteed Signal-to-Noise Plus

More information

Informacije o Arduino Servo bibilioteci:

Informacije o Arduino Servo bibilioteci: SERVO MOTOR CILJEVI Biti u stanju razlikovati servo i DC motor Biti u stanju uporediti servo i koračni motor Znati opiasati razliku između konvencionalnog i kontinualno rotirajuceg servo motora Znati koristiti

More information

8-Channel, 10-Bit, 65MSPS Analog-to-Digital Converter

8-Channel, 10-Bit, 65MSPS Analog-to-Digital Converter ADS5277 FEATURES An integrated phase lock loop (PLL) multiplies the Maximum Sample Rate: 65MSPS incoming ADC sampling clock by a factor of 12. This high-frequency clock is used in the data serialization

More information

ADCS7476/ADCS7477/ADCS7478 1MSPS, 12-/10-/8-Bit A/D Converters in 6-Lead SOT-23

ADCS7476/ADCS7477/ADCS7478 1MSPS, 12-/10-/8-Bit A/D Converters in 6-Lead SOT-23 ADCS7476/ADCS7477/ADCS7478 1MSPS, 12-/10-/8-Bit A/D Converters in 6-Lead SOT-23 General Description The ADCS7476, ADCS7477, and ADCS7478 are low power, monolithic CMOS 12-, 10- and 8-bit analog-to-digital

More information