Rev. No. History Issue Date Remark 0.1 Initial issue Mar 24, 2008 Preliminary

Document Title Data Sheet (Chinese Version) Revision History Rev. No. History Issue Date Remark 0.1 Initial issue Mar 24, 2008 Preliminary Important Notice: AMICCOM reserves the right to make changes to its products or to discontinue any integrated circuit product or service without notice. AMICCOM integrated circuit products are not designed, intended, authorized, or warranted to be suitable for use in life-support applications, devices or systems or other critical applications. Use of AMICCOM products in such applications is understood to be fully at the risk of the customer. 1

目錄 1. 一般描述...4 2. 特性...4 3. 基本應用...4 4. 接腳配置...5 5. 接腳說明 (I: Input, O: Output, I/O: Input or Output, G: Ground, D: Digital)...6 6. 系統方塊圖...7 7. 絕對最大範圍...8 8. 電氣特性...9 9. 控制暫存器... 11 9.1 控制暫存器列表... 11 9.2 控制暫存器說明...14 10. 串列介面 (3 or 4-wire serial interface) 控制...31 10.1 SPI 格式...31 10.2 3 or 4-wire 線串列介面讀 / 寫時序圖 (3 or 4-Wire Serial Interface Timing Chart)...31 10.3 控制暫存器存取型態...32 10.4 SPI 時序特性...33 10.5 Strobe Command...33 10.6 RF chip Reset Command...36 10.7 ID Read/Write Command...36 10.8 TX FIFO write /RX FIFO Read Command...37 11 振盪電路...38 11.1 設定相關控制暫存器...38 11.2 使用內部振盪電路...38 11.3 使用外部振盪信號...38 12. 系統時脈 (System Clock)...39 12.1 設定相關控制暫存器...39 12.2 clock chain 機制...40 12.3 一些除頻器的設定...40 * 只能在 2420~2460MHz 使用...40 13. 工作頻率設定...41 13.1 設定相關控制暫存器...41 13.2 BIP, BFP, RRC 值的設定... 42 14. 系統狀態機制 (State machine)...44 15. CAL state 校準...46 15.1 建議校準程序...46 15.2 設定相關控制暫存器...46 15.3 IF 校準 (Calibration Process)...46 15.4 VCO band 校準 (Calibration Process)... 47 15.5 VCO current 校準 (Calibration Process)...47 15.6 VCO deviation 校準 (Calibration Process)...47 15.7 RSSI 校準 (RSSI Calibration Process)... 48 16. FIFO (First In First Out) 功能... 49 16.1 傳送封包格式...49 16.2 封包處理 (Packet Handling)...50 16.3 資料傳送時間...50 16.4 TX/RX FIFO...52 16.5 FIFO Extension...53 17. 工作模式 (Mode of operation)...54 17.1 Direct mode...54 17.2 FIFO mode...57 18. ADC (Analog Digital Converter)...59 18.1 設定相關控制暫存器...59 18.2 溫度量測...59 2

18.3 RSSI 量測...59 18.4 載波 (Carrier) 偵測...60 18.5 外部信號源量測...60 19. TWWS(Wireless Wake up System using Timer) 及 WWS(Wireless Wake up System)...61 19.1 設定相關控制暫存器...61 19.2 TWWS...61 19.3 WWS...62 20. Battery detector...63 21. 應用線路 (Application Circuit, For reference only)...64 22. 產品資訊 (Ordering Information)...64 23. 封裝資訊...65 Symbol...65 3

1. 一般描述是一低成本且適用於 2.4GHz ISM 頻段的無線應用的射頻晶片內含高靈敏度的接收器 (2Mbps@ -90dBm), 所以在 10m 以內的應用產品, 可以大幅下降 RF 的發射能量 (0dBm -10dBm), 來避免射頻產品對人體照造成可能的損害的工作頻率是可程式化設置, 最高為 2Mbps 在數位介面部份, 支援 4pin 或 3pin 串列界面控制 (SPI) 另外對傳輸資料的處理有兩種模式可供選擇 : FIFO 模式 ( 利用內部的記憶體先儲存要發射 / 接收的資料 ) 及 Direct 模式 ( 直接發射 / 接收 ) 在 FIFO 模式下, 另支援 CRC, FEC( 約可增加靈敏度 1~2dB), data whitening( 可視為資料加密 ) 的編 / 解碼同時內建 RSSI 及溫度的感應器, 來偵測環境對 RF IC 的影響內建 1 個 channel ADC, 可對外部電壓作類比數位轉換內建無線喚醒機制 (WWS: wireless wakeup system), 可延長電池壽命封裝為 QFN4X4 20 pin 2. 特性 Small size (QFN4 X4, 20 pins). Support 2400 ~ 2483MHz ISM band. FSK modulation. Programmable data rate up to 2Mbps. Low current consumption: RX 18mA, TX 18mA (at 0dBm output power). Low sleep current (< 2uA). Programmable RF output power: up to 0 dbm. High sensitivity (-90dBm@2Mbps data rate). On chip regulator, supply voltage 1.9 ~ 3.6V. On chip low power RC oscillator. Built-in preamble and sync word package handler. Bit stream process support (7, 4) Hamming FEC, CCITT-16 CRC and data whitening (XOR by PN7). Separate 64 bytes RX and TX FIFO. Support FIFO extension up to 256 bytes. Support 4-wire or 3-wire SPI to access FIFO data, command and register setting. Easy to use with low cost MCU. Need only one crystal while working together with MCU. Support frequency compensation scheme to make use low cost (low accuracy) crystal. Fast settling time synthesizer for frequency hopping system. 8 bit Digital RSSI output for clear channel indication. Digital temperature output. Build-in 1 channel ADC for external voltage analog to digital transform. Support WWS (wireless wakeup system) for reduce power consumption of battery. 3. 基本應用無線資料傳輸無線遙控無線鍵盤滑鼠家庭自動化系統無線玩具遊戲搖桿 2.4GHz ISM 頻段通信系統 Important Notice: AMICCOM reserves the right to make changes to its products or to discontinue any integrated circuit product or service without notice. AMICCOM integrated circuit products are not designed, intended, authorized, or warranted to be suitable for use in life-support applications, devices or systems or other critical applications. Use of AMICCOM products in such 4

applications is understood to be fully at the risk of the customer. 4. 接腳配置 Fig1. QFN Package Top View 5

5. 接腳說明 (I: Input, O: Output, I/O: Input or Output, G: Ground, D: Digital) Pin No. Symbol I/O Function Description 1 BP_RSSI I/O I: ADC input. O: RSSI bypass. Connect to bypass capacitor. 2 BP_BG O Band-gap bypass. Connect to bypass capacitor. 3 RFI I RF input. Connect to matching circuit. 4 RFO O RF output. Connect to matching circuit. 5 RFC I RF choke input. Connect to matching circuit. 6 VDD_VCO I VCO 電源提供輸入. 7 CP O Charge-pump 輸出. Connect to loop filter. 8 VDD_PLL O PLL 電源提供輸入. 9 XI I 振盪電路輸入接點. Connect to tank capacitor. 10 XO O 振盪電路輸出接點. Connect to tank capacitor. 11 SCS DI 串列介面信號致能 12 SCK DI 串列介面時脈訊號 13 VDD_D O 數位電源提供輸出. Connect to bypass capacitor. 14 SDIO DI/O 串列介面資料信號. 15 GND G 接地. 16 GIO1 DI/O 多工信號輸入 / 輸出 1 / 串列介面資料信號. 17 GIO2 DI/O 多工信號輸入 / 輸出 2 / 串列介面資料信號. 18 CKO DO 多工時脈訊號輸出. 19 REGI I 穩壓器輸入. Connect to VDD supply. 20 VDD_A O 類比電源提供輸出. Connect to bypass capacitor. Back side plate G 接地. 6

6. 系統方塊圖 Fig2. 系統方塊圖 7

7. 絕對最大範圍 Parameter With respect to Rating Unit Supply voltage range (VDD) GND -0.3 ~ 5.0 V Other I/O pins range GND -0.3 ~ VDD+0.3 V Maximum input RF level 0 dbm Storage Temperature range -55 ~ 125 C *Stresses above those listed under Absolute Maximum Rating may cause permanent damage to the device. These are stress ratings only; functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability. 8

8. 電氣特性 (Ta=25, VDD=3.3V, data rate= 2Mbps, unless otherwise noted.) Parameter Description Minimum Typical Maximum Unit General Operating Temperature -40 85 C Supply Voltage (VDD) Regulator supply input 1.9 3.3 3.6 V Current Consumption Sleep Mode 1.5 ua Idle Mode (Regulator on) 300 ua Phase Locked Loop Standby Mode (XOSC on, 1 ma Clock generator off) 3 Standby Mode (XOSC on, 2.5 ma Clock generator on) PLL Mode 10 ma RX Mode 18 ma TX Mode (@0dBm output) 18 ma X TAL Settling Time 1 ms X TAL Frequency (F XTAL ) 2 4, 6, 8, 12, 16 MHz VCO Operation Frequency 2400 2483.5 MHz PLL Settling Time @Loop BW = 200 KHz 80 μs Transmitter TX Power @Maximum Power Setting 0 dbm Power Control Range 10 db Out Band Spurious Emission 1 30MHz~1GHz -36 dbm 1GHz~12.75GHz -30 1.8GHz~ 1.9GHz -47 5.15GHz~ 5.3GHz -47 Data rate 0.5 2 Mbps Frequency Deviation 500 KHz TX Settling Time @Loop BW =200 KHz 50 μs Receiver Sensitivity @BER=0.001-90 dbm IF Frequency (F IF ) 2 MHz Interference Co-Channel (C/I 0 ) 11 db 1 st Adjacent Channel (C/I 1 ) 2 db 2 nd Adjacent Channel (C/I 2 ) -18 db 3 rd Adjacent Channel (C/I 3 ) -28 db Image (C/I IM ) -12 db Maximum Operating Input Power @RF input -20 dbm Spurious Emission 1 30MHz~1GHz -57 dbm 1GHz~12.75GHz -47 RSSI Range @RF input -105-55 dbm RX Settling Time @Loop BW = 200 KHz 50 μs Regulator Regulator settling time 500 μs Band-gap reference voltage 1.23 V Regulator output voltage 1.8 V 9

Line regulation Load current 30mA 35 40 dbc Digital IO DC characteristics High Level Input Voltage (V IH ) 0.8*VDD VDD V Low Level Input Voltage (V IL ) 0 0.2*VDD V High Level Output Voltage (V OH ) @I OH = -0.5mA VDD-0.4 VDD V Low Level Output Voltage (V OL ) @I OL = 0.5mA 0 0.4 V Note 1: With external RF filter that provides minimum 17dB of attenuation in the band: 30MHz ~ 2GHz and 3GHz ~12.75GHz. Note 2: 4MHz and 6MHZ crystal only used at 0.5Mbps or 1Mbps data rate. Note 3: Clock generator should be turned on before entering PLL, TX and RX mode. 10

9. 控制暫存器 chip 有 51x8-bit 的控制暫存器, 可透過簡單的 3 線或 4 線串列相容的介面操作讀出或寫入資料 9.1 控制暫存器列表 Address / R/W Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 00h W RESETN RESETN RESETN RESETN RESETN RESETN RESETN RESETN Mode R - FECF CRCF CER XER PLLER TRSR TRER 01h W DDPC ARSSI AIF DFCD WWSE FMT FMS ADCM Mode control R DDPC ARSSI AIF CD WWSE FMT FMS ADCM 02h Calc R/W - - - VCC VBC VDC FBC RSSC 03h FIFO I W FEP7 FEP6 FEP5 FEP4 FEP3 FEP2 FEP1 FEP0 04h FIFO II W FPM1 FPM0 PSA5 PSA4 PSA3 PSA2 PSA1 PSA0 05h FIFO Data R/W FIFO7 FIFO6 FIFO5 FIFO4 FIFO3 FIFO2 FIFO1 FIFO0 06h ID Data R/W ID7 ID6 ID5 ID4 ID3 ID2 ID1 ID0 07h W WWS_SL7 WWS_SL6 WWS_SL5 WWS_SL4 WWS_SL3 WWS_SL2 WWS_SL1 WWS_SL0 RC OSC I R - - RCOC5 RCOC4 RCOC3 RCOC2 RCOC1 RCOC0 08h RC OSC II W WWS_SL9 WWS_SL8 WWS_AC5 WWS_AC4 WWS_AC3 WWS_AC2 WWS_AC1 WWS_AC0 09h RC OSC III W BBCKS1 BBCKS0 - - - RCOSC_E TSEL TWS_OE 0Ah CKO Pin W ECKOE CKOS3 CKOS2 CKOS1 CKOS0 CKOI CKOE SCKI 0Bh GPIO1 Pin I W - - GPIO1S3 GPIOS2 GPIO1S1 GPIO1S0 GPIO1I GPIO1OE 0Ch GPIO2 Pin II W - - GPIO2S3 GPIO2S2 GPIO2S1 GPIO2S0 GPIO2I GPIO2OE 0Dh W SDR1 SDR0 GRC3 GRC1 GRC1 GRC0 CGS XS Data Rate Clock R SDR1 SDR0 GRC3 GRC2 GRC1 GRC0 - - 0Eh PLL I R/W CHN7 CHN6 CHN5 CHN4 CHN3 CHN2 CHN1 CHN0 0Fh W DBL RRC1 RRC0 CHR3 CHR2 CHR1 CHR0 IP8 PLL II R DBL RRC1 RRC0 CHR3 CHR2 CHR1 CHR0 BIP8 10h W BIP7 BIP6 BIP5 BIP4 BIP3 BIP2 BIP1 BIP0 PLL III R IP7 IP6 IP5 IP4 IP3 IP2 IP1 IP0 11h W BFP15 BFP14 BFP13 BFP12 BFP11 BFP10 BFP9 BFP8 PLL IV R -FP15 AC14-FP14 AC13-FP13 AC12-FP12 AC11-FP11 AC10-FP10 AC9-FP9 AC8-FP8 12h W BFP7 BFP6 BFP5 BFP4 BFP3 BFP2 BFP1 BFP0 PLL V R AC7-FP7 AC6-FP6 AC5-FP5 AC4-FP4 AC3-FP3 AC2-FP2 AC1-FP1 AC0-FP0 13h Channel Group I R/W CHGL7 CHGL6 CHGL5 CHGL4 CHGL3 CHGL2 CHGL1 CHGL0 14h Channel Group II R/W CHGH7 CHGH6 CHGH5 CHGH4 CHGH3 CHGH2 CHGH1 CHGH0 15h TX I W SDMS TMDE TXDI TME - FDP2 FDP1 FDP0 16h TX II W FD7 FD6 FD5 FD4 FD3 FD2 FD1 FD0 17h Delay I W DPR2 DPR1 DPR0 TDL1 TDL0 PDL2 PDL1 PDL0 18h Delay II W WSEL2 WSEL1 WSEL0 RSSC_D1 RSSC_D0 RS_DLY2 RS_DLY1 RS_DLY0 19h RX W - RXSM1 RXSM0 AFC RXDI DMG RAW ULS 11

1Ah RX Gain I R/W MVGS MRHL IGS MGS1 MGS0 LGS2 LGS1 LGS0 1Bh RX Gain II W RH7 RH6 RH5 RH4 RH3 RH2 RH1 RH0 1Ch RX Gain III W RL7 RL6 RL5 RL4 RL3 RL2 RL1 RL0 1Dh RX Gain IV W AVSEL1 AVSEL0 MVSEL1 MVSEL0 MHC LHC1 LHC0 AGCE 1Eh W RTH7 RTH6 RTH5 RTH4 RTH3 RTH2 RTH1 RTH0 RSSI Threshold R ADC7 ADC6 ADC5 ADC4 ADC3 ADC2 ADC1 ADC0 1Fh ADC Control W RSM1 RSM0 RADC1 RADC0 FSARS XADS RSS CDM 20h Code I W - - WHTS FECS CRCS IDL PML1 PML0 21h Code II W - DCL2 DCL1 DCL0 ETH1 ETH0 PMD1 PMD0 22h Code III W - WS6 WS5 WS4 WS3 WS2 WS1 WS0 23h W - - - MFBS MFB3 MFB2 MFB1 MFB0 IF Calibration I R - - - FBCF FB3 FB2 FB1 FB0 24h IF Calibration II R - - - FCD4 FCD3 FCD2 FCD1 FCD0 25h W - - VCCS MVCS VCOC3 VCOC2 VCOC1 VCOC0 VCO current Calibration R - - - VCCF VCB3 VCB2 VCB1 VCB0 26h W DDC1 DDC0 MDAGS - MVBS MVB2 MVB1 MVB0 VCO band Calibration I R - - - - VBCF VB2 VB1 VB0 27h W MDAG7 MDAG6 MDAG5 MDAG4 MDAG3 MDAG2 MDAG1 MDAG0 VCO band Calibration II R ADAG7 ADAG6 ADAG5 ADAG4 ADAG3 ADAG2 ADAG1 ADAG0 28h VCO deviation W DEVS3 DEVS2 DEVS1 DEVS0 DAMR_M VMTE_M VMS_M MSEL Calibration I R DEVA7 DEVA6 DEVA5 DEVA4 DEVA3 DEVA2 DEVA1 DEVA0 29h VCO deviation W MVDS MDEV6 MDEV5 MDEV4 MDEV3 MDEV2 MDEV1 MDEV0 Calibration II R ADEV7 ADEV6 ADEV5 ADEV4 ADEV3 ADEV2 ADEV1 ADEV0 2Ah VCO deviation W VMG7 VMG6 VMG5 VMG4 VMG3 VMG2 VMG1 VMG0 Calibration III 2Bh VCO modulation W - - DEVFD2 DEVFD1 DEVFD0 DEVD2 DEVD1 DEVD0 Delay 2Ch W RGS RGV1 RGV0 QDS BVT2 BVT1 BVT0 BD_E Battery detect R - - - BDF - - - - 2Dh TX test W - - TXCS PAC1 PAC0 TBG2 TBG1 TBG0 2Eh Rx DEM test I 2Fh Rx DEM test II 30h Charge Pump Current I 31h Charge Pump Current II 32h Crystal test 33h PLL test W DMT DCM1 DCM0 MLP1 MLP0 SLF2 SLF1 SLF0 W DCV7 DCV6 DCV5 DCV4 DCV3 DCV2 DCV1 DCV0 W CPM3 CPM2 CPM1 CPM0 CPT3 CPT2 CPT1 CPT0 W CPTX3 CPTX2 CPTX1 CPTX0 CPRX3 CPRX2 CPRX1 CPRX0 W - - - - DBD XCC XCP1 XCP0 W - CPS PRRC1 PRRC0 PRIC1 PRIC0 SDPW NSDO 12

34h VCO test W - - - TLB1 TLB0 RLB1 RLB0 VCBS 35h RF Analog test W OLM VTBS CPH CPCS - RFT2 RFT1 RFT0 36h IFAT W IGFI2 IGFI1 IGFI0 IGFQ2 IGFQ1 IGFQ0 IFBC LIMC 37h Channel Select W CHI3 CHI2 CHI1 CHI0 CHD3 CHD2 CHD1 CHD0 38h VRB W VTRB3 VTRB2 VTRB1 VTRB0 VMRB3 VMRB2 VMRB1 VMRB0 Legend: - = unimplemented 13

9.2 控制暫存器說明 9.2.1 Mode Register (Address: 00h) R -- FECF CRCF CER XER PLLER TRSR TRER W RESETN RESETN RESETN RESETN RESETN RESETN RESETN RESETN Reset -- -- -- -- -- -- -- -- RESETN : 只要這個 register 做寫入動作 ( 任何値都可 ) 時, 就是做 RF IC reset FECF : FEC 檢查旗標, 如讀出為 : [0]: 表示 FEC 檢查正確 [1]: 表示 FEC 檢查錯誤 CRCF : CRC 檢查旗標, 如讀出為 : [0]: 表示 CRC 檢查正確 [1]: 表示 CRC 檢查錯誤 CER : RF chip 致能狀態, 如讀出為 : [0]: 表示 chip 關閉 [1]: 表示 chip 開啟 XER : 石英振盪器致能狀態, 如讀出為 : [0]: 表示振盪器關閉 [1]: 表示振盪器開啟 PLLE : PLL 開啟狀態, 如讀出為 : [0]: 表示 PLL 關閉 [1]: 表示 PLL 開啟 TRSR : TRX state 狀態, 如讀出為 : [0]: * 表示 RX state [1]: * 表示 TX state * 當讀出 TRER=1 時 TRER : TRX state 致能狀態, 如讀出為 : [1]: 表示 RF 正在 TX or RX 9.2.2 Mode Control Register (Address: 01h) R DDPC ARSSI AIF CD WWSE FMT FMS ADCM W DDPC ARSSI AIF DFCD WWSE FMT FMS ADCM Reset 0 0 0 0 0 0 0 0 DDPC(Direct mode data pin control) : Direct mode 時 SPI 的 SDIO 當作 data 的 IO [0]: 關閉 [1]: 致能 ARSSI : 進 RX mode 時自動量測 RSSI [0]: 關閉 [1]: 致能 AIF(Auto IF Offset) : 進 RX mode 時 RF LO 頻率自動加減一個 IF 頻率 [0]: 關閉 [1]: 致能 CD / DFCD: DFCD(Data Filter by CD) : 經由 Carrier Detector 訊號過濾資料封包 [0]: 關閉 [1]: 致能 CD(Read) : Carrier detector 訊號 [0]: Input power 低於 threshold [1]: Input power 高於 threshold WWSE(Wireless Wake up System) : Wireless Wake up System 致能 [0]: 關閉 [1]: 致能當對 MCU 送出 wake up 信號後, 會自動清除為 0 FMT : FIFO mode test [0]: Normal [1]: FIFO mode test 僅在 FIFO mode 工作模式有效當完成封包 (packet) 測試後, 會自動清除為 0 14

FMS : Direct/FIFO 模式選擇 [0]: Direct 模式 [1]: FIFO 模式 ADCM : ADC 量測致能 [0]: 關閉 ADC 量測或已量測完成 [1]: 量測致能當量測完成後, 此位元會自動清除為 0 ADCM Non-Rx state RX state [0] 關閉 ADC 關閉 ADC [1] 溫度量測對外部電壓作 ADC 轉換 RSSI 量測載波偵測 9.2.3 Calibration Control Register (Address: 02h) R/W -- -- -- VCC VBC VDC FBC RSSC Reset -- -- -- 0 0 0 0 0 VCC : VCO Current 校準選項致能 [0]: 關閉 VCO Current 校準或已校準完成 [1]: 校準致能當校準完成後, 此位元會自動清除為 0 VBC : VCO Bank 校準選項致能 [0]: 關閉 VCO Bank 校準或已校準完成 [1]: 校準致能當校準完成後, 此位元會自動清除為 0 VDC : VCO Deviation 校準選項致能 [0]: 關閉 VCO Deviation 校準或已校準完成 [1]: 校準致能當校準完成後, 此位元會自動清除為 0 FBC : IF Filter Bank 校準選項致能 [0]: 關閉 IF Filter Bank 校準或已校準完成 [1]: 校準致能當校準完成後, 此位元會自動清除為 0 RSSC : RSSI 校準選項致能 [0]: 關閉 RSSI 校準或已校準完成 [1]: 校準致能當校準完成後, 此位元會自動清除為 0 9.2.4 FIFO Register I (Address: 03h) W FEP7 FEP6 FEP5 FEP4 FEP3 FEP2 FEP1 FEP0 Reset 0 0 1 1 1 1 1 1 FEP[7:0] : TX/RX FIFO byte 結束位址設定 FIFO 模式會在處理完這個位址所指的資料後結束 9.2.5 FIFO Register II (Address: 04h) W FPM1 FPM0 PSA5 PSA4 PSA3 PSA2 PSA1 PSA0 Reset 0 1 0 0 0 0 0 0 FPM[1:0] : TX/RX FIFO 臨界值設定設定值 Bytes in TX FIFO Bytes in RX FIFO [00] 4 60 [01] 8 56 [10] 12 52 [11] 16 48 PSA[5:0] : TX FIFO packet 傳送起始位址設定 TX FIFO 從這個位址所指的資料開始傳送 9.2.6 FIFO DATA Register (Address: 05h) R/W FIFO7 FIFO6 FIFO5 FIFO4 FIFO3 FIFO2 FIFO1 FIFO0 Reset 0 0 0 0 0 0 0 0 FIFO[7:0] : TX/RX FIFO data 讀寫資料均在此暫存器 15

9.2.7 ID DATA Register (Address: 06h) R/W ID7 ID6 ID5 ID4 ID3 ID2 ID1 ID0 Reset 0 0 0 0 0 0 0 0 ID[7:0] : ID data 讀寫資料均在此暫存器 9.2.8 RC OSC Register I (Address: 07h) R RCOC5 RCOC4 RCOC3 RCOC2 RCOC1 RCOC0 W WWS_SL7 WWS_SL6 WWS_SL5 WWS_SL4 WWS_SL3 WWS_SL2 WWS_SL1 WWS_SL0 Reset 0 0 0 0 0 0 0 0 WWS_SL[7:0] : WWS SLeep Time delay 設定 (7.8ms ~ 7.99s) 1 Sleep time = ( WWS_SL[9: 0] + 1) 32 s 4092 RCOC[5:0] : RC oscillator calibration counter value 9.2.9 RC OSC Register II (Address: 08h) W WWS_SL9 WWS_SL8 WWS_AC5 WWS_AC4 WWS_AC3 WWS_AC2 WWS_AC1 WWS_AC0 Reset 0 0 0 0 0 0 0 1 WWS_AC[4:0] : WWS ACtion delay 設定 (244us ~ 15.6ms) ACtion time = 1 4092 ( WWS AC[5 : 0] + 1) 1 s _ 9.2.10 RC OSC Register III (Address: 09h) W BBCKS1 BBCKS0 -- -- -- RCOSC_E TSEL TWWS_OE Reset 0 0 -- -- -- 1 0 1 BBCKS[1:0] : Clock select for digital block [00]: 系統時脈 /8 [01]: 系統時脈 /16 [10]: 系統時脈 /32 [11]: 系統時脈 /64 系統時脈 (F SYCK )=64MHz RCOSC_E : RC oscillator 致能選擇 [0]: 關閉 [1]: 致能 ( 預設 ) TSEL : 計時器喚醒時間 [0]: 使用 WWS_AC [1]: 使用 WWS_SL TWWS_OE : Use Timer to wake up MCU without RF [0]: 關閉 [1]: 致能 ( 預設 ) 9.2.11 CKO Pin Control Register (Address: 0Ah) W ECKOE CKOS3 CKOS2 CKOS1 CKOS0 CKOI CKOE SCKI Reset 1 0 1 1 1 0 1 0 ECKOE : 外部時脈輸出致能這 bit 會控制 CKOS [3:0] 選項內 [0100] ~ [0111] 這四個選項的時脈輸出開啟或關閉 CKOS[3:0] : CKO pin 信號輸出選擇 [0000]: DCK(TX data clock) 16

[0001]: RCK(RX recovery rate) [0010]: FPF(FIFO pointer flag) [0011]: EOP,EOVBC,EOFBC,EOADC,EOVCC,OKADC [0100]: 外部時脈輸出 8MHz( 系統時脈 /8) [0101]: 外部時脈輸出 4MHz( 系統時脈 /16) [0110]: 外部時脈輸出 2MHz( 系統時脈 /32) [0111]: 外部時脈輸出 1MHz( 系統時脈 /64) [1xxx]: 保留 CKOI : CKO pin 信號反向輸出 [0]: 非反向輸出 [1]: 反向輸出 CKOE : CKO pin 信號輸出開啟 [0]: High Z [1]: 開啟 SCKI : SPI 時脈反向輸入 [0]: 非反向輸入 [1]: 反向輸入 9.2.12 GPIO1 Pin Control Register I (Address: 0Bh) W -- -- GPIO1S3 GPIO1S2 GPIO1S1 GPIO1S0 GPIO1I GPIO1OE Reset -- -- 0 0 0 0 0 1 GPIO1S[3:0] : GPIO1 pin 信號輸出選擇設定值 TX state RX state [0000] WTR(non-standby state) output [0001] EOAC(end of access code) FSYNC(frame sync) [0010] TMEO(TX modulation enable) CD(carrier detect) [0011] Preamble OK output [0100] MCU wakeup signal ( WWS, TWWS ) [0101] In phase demodulator input(dmii) [0110] SDO ( 4 wires SPI data out) [0111] TRXD In/Out ( Direct mode ) [1000] RXD ( Direct mode ) [1001] TXD ( Direct mode ) [1010] In phase demodulator external input(exdi0) [1011] External FSYNC input in RX direct mode [11xx] 保留 GPIO1I : GPIO1 pin 信號反向輸出 [0]: 非反向輸出 [1]: 反向輸出 GPIO1OE : GPIO1 pin 信號輸出開啟 [0]: High Z [1]: 開啟 9.2.13 GPIO2 Pin Control Register II (Address: 0Ch) W -- -- GPIO2S3 GPIO2S2 GPIO2S1 GPIO2S0 GPIO2I GPIO2OE Reset -- -- 0 1 0 0 0 1 GPIO2S [3:0] : GPIO2 pin 信號輸出選擇設定值 TX state RX state [0000] WTR(non-standby state) output [0001] EOAC(end of access code) FSYNC(frame sync) [0010] TMEO(TX modulation enable) CD(carrier detect) [0011] Preamble OK output [0100] MCU wakeup signal ( WWS, TWWS ) [0101] Quadrature phase demodulator input(dmiq) 17

[0110] SDO ( 4 wires SPI data out ) [0111] TRXD In/Out ( Direct mode ) [1000] RXD ( Direct mode ) [1001] TXD ( Direct mode ) [1010] Quadrature phase demodulator external input(exdi1) [1011] External FSYNC input in RX direct mode [11xx] 保留 GPIO2I : GPIO2 pin 信號反向輸出 [0]: 非反向輸出 [1]: 反向輸出 GPIO2OE : GPIO2 pin 信號輸出開啟 [0]: High Z [1]: 開啟 9.2.14 Data Rate Clock Register (Address: 0Dh) R SDR1 SDR0 GRC3 GRC2 GRC1 GRC0 -- -- W SDR1 SDR0 GRC3 GRC2 GRC1 GRC0 CGS XS Reset 0 0 0 1 1 1 1 1 SDR[1:0] : Data rate 設定 Data FSYCK rate = 32 * + ( SDR[1: 0] 1) GRC[3:0] : 時脈產生器之參考頻率計數器設定 Clock generation CGS : 時脈產生器選擇 [0]: 關閉 [1]: 開啟 F reference(2mhz) = GRC XREF ( [3: 0] + 1) XS : 石英振盪器選擇 [0]: RFIC 的 clock 由外部提供 [1]: clock 由內部石英振盪器產生 F XREF 為石英參考頻率 9.2.15 PLL Register I (Address: 0Eh) R/W CHN7 CHN6 CHN5 CHN4 CHN3 CHN2 CHN1 CHN0 Reset 0 0 0 0 0 0 0 0 CHN[7:0] : RF LO 頻道選擇 9.2.16 PLL Register II (Address: 0Fh) R DBL RRC1 RRC0 CHR3 CHR2 CHR1 CHR0 IP8 W DBL RRC1 RRC0 CHR3 CHR2 CHR1 CHR0 BIP8 Reset 0 0 1 0 1 1 1 0 DBL : 石英振盪器倍頻選擇 [0]: 無倍頻 F XREF = F XTAL [1]: 倍頻 F XREF =2 * F XTAL RRC [1:0]: RF PLL 參考頻率計數器設定 F PFD = RRC F XREF [ 1 : 0] + 1 F PFD 為 PLL 比較頻率 18

CHR[3:0] : 頻道距離 (Channel Step) 設定 FPFD Channel Step = 4 + FPFD CHR[ 3 : 0] 1 = 2MHz ( CHR[ 3 : 0] 1) + 可得到 channel step 為 500KHz 9.2.17 PLL Register III (Address: 10h) R IP7 IP6 IP5 IP4 IP3 IP2 IP1 IP0 W BIP7 BIP6 BIP5 BIP4 BIP3 BIP2 BIP1 BIP0 Reset 1 0 0 1 0 1 1 0 BIP[8:0] : RF LO 起始頻率整數部份 ( Integer Part) 設定. IP [8:0]: RF LO 整數部份讀出數值. 9.2.18 PLL Register IV (Address: 11h) R --/FP15 AC14/FP14 AC13/FP13 AC12/P12 AC11/ FP11 AC10/FP10 AC9/FP9 AC8/FP8 W BFP15 BFP14 BFP13 BFP12 BFP11 BFP10 BFP9 BFP8 Reset 0 0 0 0 0 0 0 0 9.2.19 PLL Register V (Address: 12h) R AC7/FP7 AC6/FP6 AC5/FP5 AC4/FP4 AC3/FP3 AC2/FP2 AC1/FP1 AC0/FP0 W BFP7 BFP6 BFP5 BFP4 BFP3 BFP2 BFP1 BFP0 Reset 0 0 0 0 0 1 0 0 BFP[15:0] : RF LO 起始頻率分數部份 ( Fractional Part) 設定. RF 頻率公式 : F F BFP[15 : 0] ( BIP[8 : 0] ) 16 2 + ( CHN[7 : 0] Channel Step) LO _ BASE = FPFD + LO = FLO _ BASE F LO 為 RF LO 的工作頻率 AC[14:0](Read) : 頻率補償 SPI 讀出數值 (RX Reg. bit AFC=1) FP[15:0](Read) : PLL 頻率分數部份 SPI 讀出數值 (RX Reg. bit AFC=0) 當開啟 AIF 功能 (Mode control Reg. bit AIF=1 時 ) RX LO 頻率 = F LO - IF 頻率 (RX Reg. ULS=0) RX LO 頻率 = F LO + IF 頻率 (RX Reg. ULS=1) 9.2.20 Channel Group Register I (Address: 13h) R/W CHGL7 CHGL6 CHGL5 CHGL4 CHGL3 CHGL2 CHGL1 CHGL0 Reset 0 0 1 1 1 1 0 0 CHGL[7:0] : PLL channel group 下邊界設定 9.2.21 Channel Group Register II (Address: 14h) R/W CHGH7 CHGH6 CHGH5 CHGH4 CHGH3 CHGH2 CHGH1 CHGH0 19

Reset 0 1 1 1 1 0 0 0 CHGH[7:0] : PLL channel group 上邊界設定 PLL frequency 分成 3 個 group: Channel Group1 0 ~ CHGL-1 Group2 CHGL ~ CHGH-1 Group3 CHGH ~ 255 9.2.22 TX Register I (Address: 15h) W SDMS TMDE TXDI TME -- FDP2 FDP1 FDP0 Reset 1 1 0 1 -- 1 1 0 SDMS : Sigma delta modulation 選擇 [0]: 關閉 [1]: 開啟 TMDE : TX VCO 調變致能 [0]: 調變關閉 [1]: 調變開啟 TXDI : TX data 反向輸出 [0]: 非反向輸出 [1]: 反向輸出 TME : TX sigma delta 調變致能 [0]: 調變關閉 [1]: 調變開啟 FDP[2:0] : Frequency deviation power 設定 9.2.23 TX Register II (Address: 16h) W FD7 FD6 FD5 FD4 FD3 FD2 FD1 FD0 Reset 1 1 0 0 0 0 0 0 FD[7:0] : Frequency deviation 設定頻率偏移量 (frequency deviation): F DEV = F PFD x 127 x (FD [7:0] + 1) x 2 (FDP [2:0] + 1) / 2 26 9.2.24 Delay Register I (Address: 17h) W DPR2 DPR1 DPR0 TDL1 TDL0 PDL2 PDL1 PDL0 Reset 0 0 0 1 0 0 1 0 DPR[2:0] : 延遲時間倍數設定 TDL[1:0] : TX settling 延遲時間設定 ( TDL[1: 0] + 1) * ( DPR[2 : 0] ) us Tx Settling Delay = 20 * + 1 PDL[2:0] : PLL settling 延遲時間設定 ( PDL[2 : 0] + 1) *( DPR[2 : 0] ) us PLL Settling Delay = 20 * + 1 20

9.2.25 Delay Register II (Address: 18h) W WSEL2 WSEL1 WSEL0 RSSC_D1 RSSC_D0 RS_DLY2 RS_DLY1 RS_DLY0 Reset 0 1 0 0 0 0 0 1 WSEL[2:0] : Xtal settling 延遲時間設定 (200us ~ 2.5ms) [000]: 200us [001]: 400us [010]: 600us [011]: 800us [100]: 1ms [101]: 1.5ms [110]: 2ms [111]: 2.5ms RSSC_D[1:0] : RSSI 校準延遲時間設定 (10~40us) [000]: 10us [001]: 20us [010]: 30us [011]: 40us RS_DLY[2:0] : 進 RX state 時 RSSI 量測 settling 時間設定 (10~80us) [000]: 10us [001]: 20us [010]: 30us [011]: 40us [100]: 50us [101]: 60us [110]: 70us [111]: 80us 9.2.26 RX Register (Address: 19h) W -- RXSM1 RXSM0 AFC RXDI DMG RAW ULS Reset -- 1 0 0 0 0 1 0 RXSM[1:0] : RX demodulator smooth filter 選擇 RXSM [0]: [1]: demodulation filter bandwidth = 1MHz [0]: demodulation filter bandwidth = 2MHz RXSM [1]: RX clock recovery circuit moving average filter length. [1]: 8 bit moving average of data filter [0]: 4 bit moving average of data filter AFC : 頻率補償 (frequency compensation) 選擇 [0]: 手動補償 [1]: 自動補償 RXDI : RX data 反向輸出 [0]: 非反向輸出 [1]: 反向輸出 DMG : Demodulator 增益選擇 [0]: 1 [1]: 3 RAW : RAW data output 選擇 [0]: Latch data output [1]: Raw data output ULS : 接收端 Up/Low side band 選擇 [0]: up side band [1]: low side band 9.2.27 RX Gain Register I (Address: 1Ah) R/W MVGS MRHL IGS MGS1 MGS0 LGS2 LGS1 LGS0 Reset 0 0 0 0 0 0 0 0 MVGS : 手動 VGA 設定 [0]: 自動 [1]: 手動 MRHL : 手動 RH, RL 設定 [0]: 自動 [1]: 手動 IGS: PGA 衰減選擇 [0]: 0dB [1]: -6dB MGS [1:0]: Mixer 衰減選擇 [00]: 0dB [01]: -6dB [10]: -12dB [11]: -18dB LGS [2:0]: LNA 衰減選擇 21

[000]: 0dB [001]: -6dB [010]: -12dB [011]: -18dB [1XX]: -24dB 9.2.28 RX Gain Register II (Address: 1Bh) R/W RH7 RH 6 RH5 RH4 RH3 RH2 RH1 RH0 Reset 1 0 0 0 0 0 0 0 RH[7:0] : AGC 校準目標上限 9.2.29 RX Gain Register III (Address: 1Ch) R/W RL7 RL6 RL5 RL4 RL3 RL2 RL1 RL0 Reset 1 0 0 0 0 0 0 0 RL[7:0] : AGC 校準目標下限 9.2.30 RX Gain Register IV (Address: 1Dh) W AVSEL1 AVSEL0 MVSEL1 MVSEL0 MHC LHC1 LHC0 AGCE Reset 0 1 0 0 1 1 1 0 AVSEL [1:0]: ADC 平均次數 ( AGC 模式 ) [00]: 無平均 [01]: 平均 2 次 [10]: 平均 4 次 [11]: 平均 8 次 MVSEL [1:0]: ADC 平均次數 ( VCO 校準及 RSSI 量測模式 ) [00]: 平均 8 次 [01]: 平均 16 次 [10]: 平均 32 次 [11]: 平均 64 次 MHC : Mixer current 選擇 [0]: 0.6mA [1]: 1mA LHC : LNA current 選擇 [00]: 0.5mA [01]: 1.0mA [10]: 1.5mA [11]: 2.0mA AGCE: AGC active 致能 [0]: END AGC. [1]: AGC active. 9.2.31 RSSI Threshold Register (Address: 1Eh) R ADC7 ADC6 ADC5 ADC4 ADC3 ADC2 ADC1 ADC0 W RTH7 RTH6 RTH5 RTH4 RTH3 RTH2 RTH1 RTH0 Reset 1 0 0 1 0 0 0 1 RTH [7:0]: 載波偵測 (carrier detect) 臨界值設定 CD=1 for RSSI (ADC value) > RTH CD=0 for RSSI (ADC value) < RTH RSM [1:0] CD hold for RTH RSSI (ADC value) RTH RSM [1:0] ADC [7:0]: 溫度 RSSI 或外部電壓量測的 ADC 值輸出類比電壓轉換式 = 0.3 + 1.2 * ADC [7:0] / 256 V 9.2.32 ADC Control Register (Address: 1Fh) W RSM1 RSM0 RADC1 RADC0 FSARS XADS RSS CDM Reset 0 1 0 0 1 0 1 1 22

RSM [1:0]: RSSI margin = RTH - RTL [00]: 5 [01]: 10 [10]: 15 [11]: 20 RADC: ADC read out average mode. [00]: 無平均 [01]: 1, 2, 4, 8 平均模式平均數依照 AVSEL(in RX Gain Register IV) 設定 [10]: 8, 16, 32, 64 平均模式平均數依照 MVSEL (in RX Gain Register IV) 設定 [11]: 保留 FSARS : ADC 時脈選擇 [0]: 4MHz [1]: 8MHz XADS : ADC 輸入信號的選擇 [0]: 對內部溫度或 RSSI 信號作 ADC 量測轉換 [1]: 對外部電壓作 ADC 量測轉換 RSS : 溫度 / RSSI 量測選擇 [0]: 溫度量測 [1]: RSSI 或 Carrier 量測 CDM : 載波 (Carrier) 偵測模式 [0]: 單次量測 [1]: 連續偵測 (for Carrier) 9.2.33 Code Register I (Address: 20h) W -- -- WHTS FECS CRCS IDL PML1 PML0 Reset -- -- 0 0 0 1 1 1 WHTS : Data whitening (Data Encryption) 選擇 [0]: 關閉 [1]: 開啟 FECS : FEC 選擇 [0]: 關閉 [1]: 開啟 CRCS : CRC 選擇 [0]: 關閉 [1]: 開啟 IDL : ID code 長度選擇 [0]: 2 bytes [1]: 4 bytes PML[1:0] : Preamble 長度選擇 [00]: 1 byte [01]: 2 bytes [10]: 3 bytes [11]: 4 bytes 9.2.34 Code Register II (Address: 21h) W -- DCL2 DCL1 DCL0 ETH1 ETH0 PMD1 PMD0 Reset -- 1 1 1 0 1 1 1 DCL[2:0] : DC 估測的平均模式 DCL2: [0]: 128 bits after ID code word detected [1]: 256 bits after ID code word detected DCL1: [0]: 32 bits before ID code word detected [1]: 64 bits before ID code word detected DCL0: [0]: DC value hold at 8 bit after preamble detect [1]: DC value hold at 16 bit after preamble detect ETH[1:0] : ID code 容許錯誤 bit 數 [00]: 0 bit [01]: 1 bit( 建議值 ) [10]: 2 bit [11]: 3 bit PMD[1:0] : Preamble 長度偵測設定 [00]: 0bit [01]: 4bits [10]: 8bits [11]: 16bits 注意 : 偵測長度設定需小於 PML[1:0] 的設定值 23

9.2.35 Code Register III (Address: 22h) W -- WS6 WS5 WS4 WS3 WS2 WS1 WS0 Reset -- 0 1 0 1 0 1 0 WS[6:0] : Data Whitening seed 設定 (data encryption key) 9.2.36 IF Calibration Register I (Address: 23h) R -- -- -- FBCF FB3 FB2 FB1 FB0 W -- -- -- MFBS MFB3 MFB2 MFB1 MFB0 Reset -- -- -- 0 0 1 1 0 MFBS : IF filter 手動校準值選擇 [0]: 自動 [1]: 手動 MFB[3:0] : IF filter 手動校準值設定 FBCF : IF filter 自動校準成功 / 錯誤指示 [0]: 成功 [1]: 失敗 FB[3:0] : IF filter 校準值 MFBS= 0: 自動校準值 (AFB) MFBS= 1: 手動校準值 (MFB) 9.2.37 IF Calibration Register II (Address: 24h) R -- -- -- FCD4 FCD3 FCD2 FCD1 FCD0 Reset -- -- -- -- -- -- -- -- FCD [4:0]: IF filter 自動校準偏移量 9.2.38 VCO current Calibration Register (Address: 25h) R -- -- -- VCCF VCB3 VCB2 VCB1 VCB0 W -- -- VCCS MVCS VCOC3 VCOC2 VCOC1 VCOC0 Reset -- -- 1 0 1 1 0 0 VCCS : VCO current 校準目標值 [0]:1mA [1]:1.5mA MVCS : VCO current 手動校準值選擇 [0]: 自動 [1]: 手動 VCOC[3:0] : VCO current 手動校準值設定 FVCC : VCO current 自動校準成功 / 錯誤指示 [0]: 成功 [1]: 失敗 VCB[3:0] : VCO current 校準值 MVCS= 0: 自動校準值 (AVCB) 24

MVCS= 1: 手動校準值 (VCOC) 9.2.39 VCO band Calibration Register I (Address: 26h) R -- -- -- -- VBCF VB2 VB1 VB0 W DDC1 DDC0 MDAGS -- MVBS MVB2 MVB1 MVB0 Reset 1 1 0 -- 0 1 0 0 DDC[1:0] : VCO deviation 校準延遲時間 Delay time = PLL delay time ( DDC + 1 ). MDAGS : DAG 手動校準值選擇 [0]: 自動 [1]: 手動 MVBS : VCO bank 手動校準值選擇 [0]: 自動 [1]: 手動 MVB[2:0] : VCO band 手動校準值設定 VBCF : VCO band 自動校準成功 / 錯誤指示 [0]: 成功 [1]: 失敗 VB[2:0] : VCO bank 校準值 MVBS= 0: 自動校準值 (AVB) MVBS= 1: 手動校準值 (MVB) 9.2.40 VCO band Calibration Register II (Address: 27h) R ADAG7 ADAG6 ADAG5 ADAG4 ADAG3 ADAG2 ADAG1 ADAG0 W MDAG7 MDAG6 MDAG5 MDAG4 MDAG3 MDAG2 MDAG1 MDAG0 Reset 1 0 0 0 0 0 0 0 MDAG[7:0] : DAG 手動校準值 ADAG[7:0] : DAG 自動校準值 9.2.41 VCO deviation Calibration Register I (Address: 28h) R DEVA7 DEVA6 DEVA5 DEVA4 DEVA3 DEVA2 DEVA1 DEVA0 W DEVS3 DEVS2 DEVS1 DEVS0 DAMR_M VMTE_M VMS_M MSEL Reset 0 1 1 1 0 0 0 0 DEVS [3:0]: Deviation output scaling. DAMR_M : DAMR 手動致能 [0]: 關閉 [1]: 開啟 VMTE_M : VMT 手動致能 [0]: 關閉 [1]: 開啟 VMS_M : VM 手動致能 [0]: 關閉 [1]: 開啟 MSEL : VMS, VMTE and DAMR 控制設定選擇 [0]: 自動控制 [1]: 手動控制 DEVA[7:0] : Deviation 輸出值 MVDS= 0: 自動校準值 ((ADEV / 8) (DEVS + 1)) MVDS= 1: 手動校準值 (MDEV) 25

9.2.42 VCO deviation Calibration Register II (Address: 29h) R ADEV7 ADEV6 ADEV5 ADEV4 ADEV3 ADEV2 ADEV1 ADEV0 W MVDS MDEV6 MDEV5 MDEV4 MDEV3 MDEV2 MDEV1 MDEV0 Reset 0 0 1 0 1 0 0 0 MVDS : VCO deviation 手動校準值選擇 [0]: 自動 [1]: 手動 MDEV[6:0] : VCO deviation 手動校準值設定 ADEV[7:0] : VCO deviation 自動校準值 9.2.43 VCO deviation Calibration Register III (Address: 2Ah) W VMG7 VMG6 VMG5 VMG4 VMG3 VMG2 VMG1 VMG0 Reset 1 0 0 0 0 0 0 0 VMG[7:0] : Deviation 校準時 VM 的中心值 9.2.44 VCO modulation Delay Register (Address: 2Bh) W -- -- DEVFD2 DEVFD1 DEVFD0 DEVD2 DEVD1 DEVD0 Reset -- -- 0 0 0 0 0 0 DEVFD [2:0]: VCO 調變資料延遲時間 (by 8x over-sample data clock) DEVD [2:0]: VCO 調變資料延遲時間 ( by XCPCK clock) 9.2.45 Battery detect Register (Address: 2Ch) R -- -- -- BDF -- -- -- -- W RGS RGV1 RGV0 QDS BVT2 BVT1 BVT0 BD_E Reset 0 1 0 0 0 1 1 0 RGS : Sleep 模式下, VDD_D 的電壓設定 [0]: 3/5 * REGI[ 建議值 ] [1]: 9/10 * REGI RGV[1:0] : 非 Sleep 模式下, VDD_D 及 VDD_A 的電壓選擇 [00]: 2.1V [01]: 2.0V [10]: 1.9V [11]: 1.8V QDS : VDD_A 快速放電選擇 [0]: 一般 [1]: 快速放電 BVT[2:0] : 電池電壓臨界值選擇 [000]: 2.0V [001]: 2.1V [010]: 2.2V [011]: 2.3V [100]: 2.4V [101]: 2.5V [110]: 2.6V [111]: 2.7V BD_E : 電量偵測致能當偵測完成後, 此位元會自動清除為 0 BDF : 電量偵測旗標 [0]: 電池電壓小於臨界值 [1]: 電池電壓大於臨界值 26

9.2.46 TX test Register (Address: 2Dh) W -- -- TXCS PAC1 PAC0 TBG2 TBG1 TBG0 Reset -- -- 0 1 0 1 1 1 TXCS : TX 電流設定 [0]: Low current [1]: High current PAC[1:0] : Power amplifier 電流設定 TBG[2:0] : TX buffer 增益設定 9.2.47 RX DEM test Register I (Address: 2Eh) W DMT DCM1 DCM0 MLP1 MLP0 SLF2 SLF1 SLF0 Reset 0 1 1 0 0 1 0 0 DMT : 保留位元 [0]: Normal [1]: Demodulator 測試 DCM[1:0] : RX data 的 DC 值選擇設定 [00]: 由 DCV[7:0] 值設定 [01]: 收到 preamble 長度時, 決定 DC 值 [10]: 偵測到 ID code 時, 決定 DC 值 [11]: No hold MLP1: Preamble amplitude threshold select MLP0: Symbol recovery loop filter setting SLF [2:0]: Symbol recovery loop filter setting. 9.2.48 RX DEM test Register II (Address: 2Fh) W DCV7 DCV6 DCV5 DCV4 DCV3 DCV2 DCV1 DCV0 Reset 0 1 0 0 0 0 0 0 DCV[7:0] : DC 值設定 ( 經由 SPI 設定 ) 9.2.49 Charge Pump Current Register I (Address: 30h) W CPM3 CPM2 CPM1 CPM0 CPT3 CPT2 CPT1 CPT0 Reset 1 1 1 1 1 1 1 1 CPM [3:0]: Charge pump current setting for VM loop Charge pump current = (CPM + 1) / 16 ma CPT [3:0]: Charge pump current setting for VT loop Charge pump current = (CPT + 1) / 16 ma 9.2.50 Charge Pump Current Register II (Address: 31h) W CPTX3 CPTX2 CPTX1 CPTX0 CPRX3 CPRX2 CPRX1 CPRX0 Reset 1 1 1 1 0 0 1 1 CPTX [3:0]: Charge pump current setting for TX mode. Charge pump current = (CPTX + 1) / 16 ma CPRX [3:0]: Charge pump current setting for RX mode. Charge pump current = (CPRX + 1) / 16 ma 27

9.2.51 Crystal test Register (Address: 32h) W -- -- -- -- DBD XCC XCP1 XCP0 Reset -- -- -- -- 0 1 0 0 DBD : Double delay 選擇 [0]: 8ns [1]: 16ns XCC : Crystal 電流設定 [0]: 0.7mA [1]: 1.5mA XCP[1:0] : Crystal regulated couple 設定 [00]: crystal current 1.5mA [01]: crystal current 0.5mA [10]: crystal current 0.35mA [11]: crystal current 0.3mA 9.2.52 PLL test Register (Address: 33h) W -- CPS PRRC1 PRRC0 PRIC1 PRIC0 SDPW NSDO Reset -- 1 0 1 0 0 0 1 CPS: Charge pump tri-state 選擇 [0]: tri-state [1]: normal PRRC [1:0]: prescaler RF part 電流設定 [00]: 1.0mA [01]: 1.2mA [10]: 1.4mA [11]: 1.6mA PRIC [1:0]: prescaler IF part 電流設定 [00]: 0.95mA [01]: 1.05mA [10]: 1.15mA [11]: 1.25mA SDPW: clock delay for sigma-delta modulator [0]: 13ns [1]: 26ns NSDO: sigma delta order 設定 [0]: order 2 [1]: order 3 9.2.53 VCO test Register (Address: 34h) W -- -- -- TLB1 TLB0 RLB1 RLB0 VCBS Reset -- -- -- 1 1 0 0 0 TLB[1:0] : LO TX buffer current 選擇 [00]: 0.6mA [01]: 0.75mA [10]: 0.9mA [11]: 1.05mA RLB[1:0] : LO RX buffer current 選擇 [00]: 1.2mA [01]: 1.5mA [10]: 1.8mA [11]: 2.1mA VCBS : VCO buffer current 設定 [0]: 1mA [1]: 1.5mA 9.2.54 RF Analog test Register (Address: 35h) W OLM VTBS CPH CPCS -- RFT2 RFT1 RFT0 Reset 0 0 0 0 -- 0 0 0 OLM: Open loop modulation [0]: 關閉 [1]: 開啟 28

VTBS: VT buffer 選擇 [0]: 關閉 [1]: 選擇 CPH: Charge pump high current [0]: normal current [1]: High current CPCS: Charge pump current 選擇 [0]: Use CPM for TX, CPT for RX [1]: Use CPTX for TX, CPRX for RX RFT [2:0]: RF analog pin configuration {XADS, RFT[2:0]} BP_BG BP_RSSI [0000] Band-gap voltage RSSI voltage [0001] Analog temperature voltage RSSI voltage [0010] Band-gap voltage No connection [0011] Analog temperature voltage No connection [0100] BPF positive in phase output BPF negative in phase output [0101] BPF positive quadrature phase output BPF negative quadrature phase output [0110] RSSI voltage No connection [0111] RSSI voltage No connection [1000] Band-gap voltage External ADC input source [1001] Analog temperature voltage External ADC input source [1010] Band-gap voltage External ADC input source [1011] Analog temperature voltage External ADC input source [1100] No connection External ADC input source [1101] No connection External ADC input source [1110] No connection External ADC input source [1111] No connection External ADC input source 9.2.55 IFAT Register (Address: 36h) W IGFI2 IGFI1 IGFI0 IGFQ2 IGFQ1 IGFQ0 IFBC LIMC Reset 1 0 0 1 0 0 1 1 IGFI[2:0] : I part IFA 衰減選擇 [000]: = - 2.8dB [001]: = - 2.4dB [010]: = - 2.0dB [011]: = - 1.6dB [100]: = - 1.2dB [101]: = - 0.8dB [110]: = - 0.4dB [111]: = 0dB IGFQ[2:0] : Q part IFA 衰減選擇 [000]: = - 2.8dB [001]: = - 2.4dB [010]: = - 2.0dB [011]: = - 1.6dB [100]: = - 1.2dB [101]: = - 0.8dB [110]: = - 0.4dB [111]: = 0dB IFBS : 保留 LIMS : 保留 9.2.56 Channel Select Register (Address: 37h) W CHI3 CHI2 CHI1 CHI0 CHD3 CHD2 CHD1 CHD0 Reset 0 1 0 0 0 1 0 0 CHI [3:0]: Auto IF offset channel number setting F IF = CH_STEP ( CHI + 1 ) CHD [3:0]: The channel frequency offset for deviation calibration Offset channel number = +/- (CHD + 1) 29

9.2.57 VRB Register (Address: 38h) W VTRB3 VTRB2 VTRB1 VTRB0 VMRB3 VMRB2 VMRB1 VMRB0 Reset 0 0 0 0 0 0 0 0 VTRB [3:0]: Resistor bank for VT RC filtering 正常操作設為 [1111] VMRB [3:0]: Resistor bank for VM RC filtering 正常操作設為 [1111] 30

10. 串列介面 (3 or 4-wire serial interface) 控制 RF chip 控制暫存器的控制係藉由 3 或 4-wire 串列介面操作讀出或寫入資料 (SCS, SCK, SDIO or GPIOx) 如果想使用 4-wire 串列介面時, 要先確定想使用 GPIO1 或 GPIO2 pin 做 SPI read, 再去對 GPIOx CTRL register 的 GPIOxS3-0 設定為 0110, 就可以了寫入控制暫存器值時,SCK 時脈上升緣 (rising edge), 將資料閂鎖 (latch) 寫入控制暫存器讀出控制暫存器值時, 在寫入位址資料欄 (address) 後, 當 SCK 時脈上升緣 (rising edge) 時,MCU 可讀出資料 (RF chip 會在下降緣 (falling edge) 將資料轉換 ) 10.1 SPI 格式 Cm d Address Byte(8 bits) R/ W Address Data words(8 bits) Data 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 Address bytes: Bit 7: Command bit [0]: 讀 / 寫控制 register [1]: 讀 / 寫控制 Strobe command Bit 6: R/W bit [0]: 寫 data 至 register [1]: 從 register 讀出 data Bit[5:0]: 控制暫存器位址 Data words: Bit[7:0]: 資料位元 10.2 3 or 4-wire 線串列介面讀 / 寫時序圖 (3 or 4-Wire Serial Interface Timing Chart) 3-wire 讀 / 寫工作時序圖 SCS SCK SDIO A7 A6 A5 A4 A3 A2 A1 A0 D W 7 D W 6 D W 5 D W 1 D W 0 RF IC will latch address bit at rising edge of SCK RF IC will latch data bit at the rising edge of SCK 3-Wire serial interface - Write operation SCS SCK SDIO A7 A6 A5 A4 A3 A2 A1 A0 D R 7 D R 6 D R 5 D R 1 D R 0 RF IC will latch address bit at rising edge of SCK RF IC will change the data when falling edge of SCK MCU can latch data at rising edge of SCK 3-Wire serial interface - Read operation 31

Fig. 3 線串列介面讀 / 寫時序圖 4-wire 讀 / 寫工作時序圖 SCS SCK SDIO A7 A6 A5 A4 A3 A2 A1 A0 D W 7 D W 6 D W 5 D W 1 D W 0 RF IC will latch address bit at rising edge of SCK RF IC will latch data bit at rising edge of SCK 4-Wire serial interface - Write operation SCS SCK SDI A7 A6 A5 A4 A3 A2 A1 A0 x x GIOx D R 7 D 6 D R 5 D 2 D R 1 D R 0 R R RF IC will latch address bit at rising edge of SCK RF IC will change the data when falling edge of SCK MCU can latch data at the rising edge of SCK 4-Wire serial interface - Read operation Fig4. 線串列介面讀 / 寫時序圖 10.3 控制暫存器存取型態 32

SCS Read/Write register ADDR reg DataByte ADDR reg DataByte ADDR reg DataByte Read/Write RF FIFO Read/Write ID register Sleep Mode Idle Mode STBY Mode PLL Mode RX Mode ADDR FIFO DataByte 0 DataByte 1 DataByte 2 DataByte 3 ADDR ID DataByte 0 DataByte 1 DataByte 2 DataByte 3 Strobe Command Sleep Mode Strobe Command Idle Mode Strobe Command STBY Mode Strobe Command PLL Mode Strobe Command RX Mode DataByte n TX Mode FIFO Write Reset FIFO Read Reset Strobe Command TX Mode Strobe Command FIFO Write Reset Strobe Command FIFO Read Reset 10.4 SPI 時序特性 Fig4. 控制暫存器存取型態 SCS T SE T FC THE SCK T HW T SW SDIO(Write) A7 A0 D7 D0 T DR SDIO(Read) A0 D7 D0 Parameter Description Min. Max. Unit F C FIFO clock frequency. 10 MHz T SE Enable setup time. 50 ns T HE Enable hold time. 50 ns T SW TX Data setup time. 50 ns T HW TX Data hold time. 50 ns T DR RX Data delay time. 0 50 ns 10.5 Strobe Command 有別於控制暫存器的寫法, RF chip 可直接寫入 4bits 的不同 Strobe command 來轉換不同的狀態, 說明及時序圖如下 : Strobe Command Strobe Command 說明 33

A7 A6 A5 A4 A3 A2 A1 A0 1 0 0 0 x x x x Sleep mode 1 0 0 1 x x x x Idle 1 0 1 0 x x x x STBY 1 0 1 1 x x x x PLL 1 1 0 0 x x x x RX mode 1 1 0 1 x x x x TX mode 1 1 1 0 x x x x FIFO write reset 1 1 1 1 x x x x FIFO read reset Fig 5. Sleep mode Command 時序 Fig 6. Idle mode Command 時序 Fig 7. Standby mode Command 時序 34

Fig 8. PLL mode Command 時序 Fig 9. RX mode Command 時序 Fig 10. TX mode Command 時序 Fig 11. FIFO write reset Command 時序 35

Fig 12. FIFO read reset Command 時序 10.6 RF chip Reset Command RF chip 除了在電源開啟 (power on) 時, 會自動重置動作外 (POR), 使用者亦可由寫入控制暫存器 Mode register 一任意値, 來重置 RF chip 時序如下圖所示, 在 bit D0 的 SCK 時脈負緣 (falling edge) 時, 開始執行 RF Reset 的動作 Fig 13. Reset Command 時序 10.7 ID Read/Write Command 可使用 3-wire 或 4-wire 串列介面寫入 ID 或讀出 ID, 下列是使用 3-wire 串列介面寫入 / 讀出 ID 的時序方法首先, 依控制暫存器寫入 Address Byte (A7-A6=0Xb, A5-A0 = 06h), 執行 ID Read/Write 命令, 之後再讀出 / 寫入 Data Byte 如使用者已寫入 Data Byte 0, Data Byte 1, 之後設定 SCS=1, 可結束 ID Read/ Write 動作完成 Data Byte 0,1,2,3 讀出 / 寫入後,RF IC 會自動結束 ID Read/ Write 動作每次執行 ID code 寫入動作時, 都是從 Data Byte 0 開始 Fig 14. ID write Command 時序 Fig 15.ID Read Command 時序 36

10.8 TX FIFO write /RX FIFO Read Command 可使用 3-wire 或 4-wire 串列介面寫入 TX FIFO 或讀出 RX FIFO, 下列是使用 3-wire 串列介面寫入 / 讀出 TX / RX FIFO 的時序方法 TX FIFO Write Command 依控制暫存器寫入 Address Byte(A7-A6=00b, A5-A0 = 05h), 執行 TX FIFO Write 命令, 之後再寫入 Data Byte 完成寫入動作後, 可設置 SCS=1, 結束 TX FIFO 寫入動作每次執行 TX FIFO 寫入資料時, 仍須依控制暫存器寫入 Address Byte(A7-A6=00b, A5-A0 = 06h), 之後所寫入的資料, 會接續上次的最後 TX FIFO 位址指標, 開始寫入 Fig 16. TX FIFO Write Command 時序 RX FIFO Write Command 依控制暫存器寫入 Address Byte(A7-A6=01b, A5-A0 = 05h), 執行 RX FIFO Read 命令, 之後再讀出 Data Byte 完成讀出動作後, 可設置 SCS=1, 結束 RX FIFO 讀出動作每次執行 RX FIFO 讀出資料時, 仍須依控制暫存器寫入 Address Byte(A7-A6=01b, A5-A0 = 05h), 之後所讀出的資料, 會接續上次的最後 RX FIFO 位址指標, 開始讀出 Fig 17. RX FIFO Read Command 時序 37

11 振盪電路 RF chip 使用石英晶體或是外部提供穩定的基準信號, 做為時序振盪源 11.1 設定相關控制暫存器 Data Rate Clock Register (Address: 0Dh) R SDR1 SDR0 GRC3 GRC2 GRC1 GRC0 -- -- W SDR1 SDR0 GRC3 GRC2 GRC1 GRC0 CGS XS Reset 0 0 0 1 1 1 1 1 11.2 使用內部振盪電路在的 XI 和 XO 接腳之間連接一個石英振盪器 (crystal), 對不同頻率石英振盪器須依其特性, 加適當電容 C1 與 C2 值若要啟始振盪電路工作, 可設定 Data Rate Clock 控制暫存器 bit XS =1 Fig18. 石英振盪電路 11.3 使用外部振盪信號也可直接由外部輸入振盪信號源, 電路連接方式如下圖振盪信號接到 XO 接腳,XI 接腳空接 IC 內部已內建阻隔 DC 的電容, 故 pin XO 不需另接一電容若使用外部振盪信號, 可設定 Data Rate Clock 控制暫存器 bit XS =0, 關閉振盪電路 Fig19. 外部振盪源連接電路 38

12. 系統時脈 (System Clock) 12.1 設定相關控制暫存器 Data Rate Clock Register (Address: 0Dh) R SDR1 SDR0 GRC3 GRC2 GRC1 GRC0 -- -- W SDR1 SDR0 GRC3 GRC2 GRC1 GRC0 CGS XS Reset 0 0 0 1 1 1 1 1 PLL Register II (Address: 0Fh) R DBL RRC1 RRC0 CHR3 CHR2 CHR1 CHR0 IP8 W DBL RRC1 RRC0 CHR3 CHR2 CHR1 CHR0 BIP8 Reset 0 0 1 0 1 1 1 0 要使用不同的 Data rate, 需調整 SDR 的設定如下表 SDR+1 1(SDR=0) 2(SDR=1) 4(SDR=3) Data rate 2Mbps 1Mbps 500Kbps 系統時脈 (system clock) 為中頻時脈 (IF clock) 的 32 倍, 由於中頻時脈是 2MHz, 所以可計算出系統時脈為 64MHz, 如下圖 Fig17. 系統時脈方塊圖一如何振盪出我們想要的 System clock? 可由內部振盪電路 (XS bit = 1) 或外部振盪輸入信號, 得到一個石英頻率 (F XTAL ) 此頻率經由多工器可選擇是否違倍頻輸出, 而得到石英參考頻率 (F XREF ) F XREF 經由時脈產生器 (clock generator) 後, 將頻率拉到 64MHz, 此即 System clock GRC CGS CE XI XS CE CE DBL X 2 0 1 F XREF (GRC+1) Clock generator PLL 64MHz 2MHz 1 0 CGS Delay Clock source System clock XO F XTAL / 8 8MHz / 2 0 1 ADC clock FSARS 39

Fig18. 系統時脈方塊圖二 12.2 時脈產生器機制 F XREF 透過 GRC 計數器處理成 2MHz 參考信號, 再經由 PLL 電路倍頻到 64MHz 成為時脈源 (clock source) 時脈源經延遲後, 成為系統時脈 (system clock) 12.3 一些除頻器的設定計數器 GRC 的設定 F XREF 經由計數器產生 2MHz 的參考信號, 此信號會被用來產生 64MHz 的標準時脈源同時這個 64MHz 的標準時脈源信號亦會提供給 ADC 電路做為 ADC 的取樣信號源 FXREF GRC[3: 0] + 1 = 2MHz 計數器 SDR 的設定計數器 SDR 的設定值, 將系統時脈 (system clock, 64MHz), 經計數器除至所需的 Data rate 的 32 倍 1 system clock = data rate 32 SDR[1:0] + 1 常用 Crystal source 的設定表 : Crystal source CGS DBL GRC[4:0] 說明 *4MHz 1 1 3 *6MHz 1 1 5 8MHz 1 0/1 3/7 時脈產生器參考頻率為 2MHz, 倍頻至 64MHz 的時脈源 12MHz 1 0/1 5/11 16MHz 1 0/1 7/15 * 只能在 2420~2460MHz 使用 40

13. 工作頻率設定 RF chip 工作頻率在 ISM 2.4GHz 頻段內工作首先使用者可以先設定一個頻率, 來做為基礎頻率 ( 可利用公式去計算出 IP, FP 值, 並填入 PLL II III IV V 控制暫存器, 一般會建議設在 2400MHz). 之後使用者就可以利用 channel 來做選擇 (channel space 為 500KHz), 就會得到基礎頻率加上 channel offset 的頻率. 的發射 / 接收頻率基本方塊圖如下 F XTAL F X (DBL+1) /(RRC[1:0]+1) PFD PFD VCO RF frequncy AC[14:0]/ 2 16 1 AFC BFP[15:0]/ 2 16 CHN * F XTAL *(DBL+1)/ (CHR+1)/F PFD + 0 0 + IP[8:0] + FP[15:0]/ 2 16 + BIP[8:0] Fig19. 發射 / 接收頻率基本方塊圖 13.1 設定相關控制暫存器 PLL Register I (Address: 0Eh) R/W CHN7 CHN6 CHN5 CHN4 CHN3 CHN2 CHN1 CHN0 Reset 0 0 0 0 0 0 0 0 PLL Register II (Address: 0Fh) R DBL RRC1 RRC0 CHR3 CHR2 CHR1 CHR0 IP8 W DBL RRC1 RRC0 CHR3 CHR2 CHR1 CHR0 BIP8 Reset 0 0 1 0 1 1 1 0 PLL Register III (Address: 10h) R IP7 IP6 IP5 IP4 IP3 IP2 IP1 IP0 W BIP7 BIP6 BIP5 BIP4 BIP3 BIP2 BIP1 BIP0 Reset 1 0 0 1 0 1 1 0 PLL Register IV (Address: 11h) R --/FP15 AC14/FP14 AC13/FP13 AC12/P12 AC11/ FP11 AC10/FP10 AC9/FP9 AC8/FP8 W BFP15 BFP14 BFP13 BFP12 BFP11 BFP10 BFP9 BFP8 Reset 0 0 0 0 0 0 0 0 PLL Register V (Address: 12h) R AC7/FP7 AC6/FP6 AC5/FP5 AC4/FP4 AC3/FP3 AC2/FP2 AC1/FP1 AC0/FP0 W BFP7 BFP6 BFP5 BFP4 BFP3 BFP2 BFP1 BFP0 41

Reset 0 0 0 0 0 1 0 0 RX Register (Address: 19h) W -- RXSM1 RXSM0 AFC RXDI DMG RAW ULS Reset -- 1 0 0 0 0 1 0 13.2 BIP, BFP, RRC 值的設定公式 F LO_BASE = F PFD BFP[15 : 0] FXTAL BFP[15 : 0] ( BIP[8 : 0] + ) = ( DBL + 1) ( BIP[8 : 0] + ) 16 16 2 RRC[1: 0] + 1 2 參考比較頻率 (F PFD ) 值的選擇, 建議值為 40 *(data rate), 愈大愈佳範例. RF freq=2400mhz, F XTAL =8MHz, F PFD =16MHz F PFD ( DBL + 1) f = RRC [1: 0] + 1 XTAL => 16MHz = [(DBL + 1) x 8MHz] / RRC [1:0] + 1 If RRC =0 then, 8MHz = [(DBL + 1) x 4MHz] / 0 + 1 DBL + 1 = 2 DBL = 1 BFP[15 : 0] F RF = FPFD ( BIP[8 : 0] + ) 16 2 2400MHz = 16MHz(BIP[8:0]+BFP[15:0] / 2 16 ) 150 = BIP[8:0]+BFP[15:0] / 2 16 BIP[8:0] = 300 = 0x096 BFP[15:0] / 2 16 = 0 BFP[15:0] = 0 x 2 16 = 0x0000 FPFD Channel Step = 4 + ( CHR[ 3 : 0] 1) If Channel Step is 500 KHz 500KHz = 16MHz / [4 x (CHR[3:0] + 1)] 500KHz = 4MHz / (CHR[3:0] + 1) (CHR[3:0] + 1) =4MHz / 500KHz = 8 CHR[3:0] = 7 * 上列算式, 如計算完成且填入 IC 之後, 使用者可去改變 channel 選擇 (PLL l 控制暫存器 ), 即可改變頻率. F LO = F + ( CHN[7 : 0] Channel Step LO _ BASE 假設 CHN = 10 F LO = F LO_BASE + (CHN[7:0] x Channel Step) F LO = 2400MHz + (10 x 500KHz) F LO = 2400MHz + 5MHz F LO = 2405MHz * 當一套系統在做無線傳輸時, 可將雙方設定成相同 channel, 並使用自動中頻轉換功能 (Enable AIF bit), RF IC 會在 RX 時, 自動加上或是減去中頻. 42

假設 Master side TX, CHN = 10 F LO = 2400MHz + (10 x 500KHz) F LO = 2405MHz 假設 Master side RX, ULS 設為 0 F LO,RX = 2400MHz + (10 x 500KHz) 2MHz F LO,RX = 2403MHz * 此種做法, TX RX, RX TX, settling time 都需要 PLL + TRX stable time. * 當上述無線系統傳輸時, 想要減少 settling time 時, 需先停止使用自動中頻轉換功能 (Disable AIF bit), 且利用 low or up side band 方法. 假設 Master side TX(CHN = 10, up side band[uls=0]) F LO = 2400MHz + (10 x 500KHz) F LO = 2405MHz 假設 Slave side RX(CHN = 14, low side band[uls=1]) F LO = 2400MHz + (14 x 500KHz) F LO = 2407MHz * 上述做法, Slave side 接收 low side 的 TX data, 在下一個週期 Master 轉成 RX, Slave 轉成 TX. 假設 Master side RX(CHN = 10, up side band[uls=0]) F LO = 2400MHz + (10 x 500KHz) F LO = 2405MHz 假設 Slave side TX(CHN = 14, low side band[uls=1]) F LO = 2400MHz + (14 x 500KHz) F LO = 2407MHz * 上述做法, Master side 接收 up side 的 TX data, 且 settling time 只需要 TRX stable time. 43

14. 系統狀態機制 (State machine) Fig20. 系統狀態機制圖 RF chip 有 6 個主要的 state Sleep state, STB state, WPLL state, TX state, RX state, CAL state 這 state 狀態圖如系統狀態機制圖所示 14.1 SLEEP state: 當進入 sleep state 時,chip 內部參考電壓源 (band gap) 及 crystal 振盪電路會關閉 14.2 STB state: 的 STB state 包含了 IDLE mode Standby mode PLL mode RF IC 會依 strobe command 進到任一個 mode, 而不同的 mode, 會對 RF IC 內部電路, 如參考電壓源 (band gap), 穩壓器 (regulator), 石英振盪器,PLL 電路的開啟或關閉當進入 IDLE mode 時,IC 內部參考電壓源和穩壓器開啟, 而石英振盪器及 PLL 電路則是關閉當進入 Standby mode 時,IC 內部參考電壓源, 穩壓器和石英振盪器開啟 ( 當 power on 或 reset 時,RF IC 進入 Standby mode) 當進入 PLL mode 時,IC 內部參考電壓源, 穩壓器, 石英振盪器及 PLL 電路皆開啟 14.3 WPLL (waiting PLL) state: 當任何 state 進入 TX/RX state 時, 會依據目前的 state 或是控制暫存器 PLL I, PLL II, PLL III, PLL IV 設定值是否已變動, 而進入此 state 或是直接 bypass 該 state, 進入 TX/RX state 如須在此 state 停留, 在進入 TX/RX state 前, 會自動依 Delay I 控制暫存器的 PDL[2:0] 來產生延遲 PLL 穩定時間 (PLL settling time, 請設定大於等於 80us) 44

14.4 TX/RX state: RF IC 會依照 strobe command 來決定進入 TX 或是 RX state(1:tx state; 0:RX state) 當使用 FIFO mode 工作在 TX state 時,RF chip 會自動將 TX 封包 (Preamble + ID + TX FIFO payload) 傳送出去若傳送結束,RF chip 會自動回到原先的 state 當使用 FIFO mode 工作在 RX state 時,RF chip 會進入 RX state 等待 TX 資料若 TX 端確實有發射資料, 則當 ID code 判斷正確, 且收到設定的資料長度後,RF chip 會自動回到原先的 state 14.6 CAL state: 在 CAL state 中, 有五個獨立的校準項目, 在 STB state 下, 當 bit FBC=1 bit VBC=1 bit VCC=1 bit VDC=1 及 bit RSSC=1 時, 會進入 IF filter 校準 VCO band VCO current VCO deviation RSSI 的校準程序完成校準程序後, bit FBC VBC VCC VDC 或 RSSC 會自動清除為 0, 且回到 STB state 14.7 控制狀態一覽表 IC 是透過 strobe command 來決定控制狀態, 並去設定 IC 內部 control bit CER, PLLE, TRSR, TRER Strobe command CER XER PLLER TRSR TRER Operation state 1000XXXX 0 0 0 0 0 Sleep state 1001XXXX 1 0 0 x 0 STB state, XOSC off, band gap off, PLL off(idle mode) 1010XXXX 1 1 0 x 0 STB state, XOSC on, band gap on, PLL off(standby mode) 1011XXXX 1 1 1 x 0 STB state, XOSC on, band gap on, PLL on(pll mode) 1100XXXX x x x 0 1 RX state 1101XXXX x x x 1 1 TX state 14.8 自動模式回復 (Auto Mode Back) 功能 RF chip 在 FIFO mode 下, 具有自動模式回復功能, 可簡化使用者的操控如 RF chip 系統狀態是在 Sleep state 或 STB sate, 當使用者下達進入 TX/RX strobe command 後, 系統會自動打開一些電路及做一些延遲時間, 讓電路穩定後進入 TX/RX state 在完成 TX/RX 動作時, 會自動回復到原先的 state 使用者可不需自行從 STB state 一步一步切換模式到 TX/RX state, 或是從 TX/RX state 再一一返回 45

15. CAL state 校準在初始化時, 需作硬體參數的校調在校準程序中有 5 個校準項目,IF CAL(IF Filter calibration),vco band CAL(VCO band calibration), VCO current CAL(VCO current calibration),vco deviation CAL(VCO deviation calibration) 及 RSSI CAL(RSSI calibration) 使用者可以在初始化 ( 請參考的 reference code) 所有的控制暫存器後, 且將 5 個校準項目都設定在自動校準模式下, 再將 calibration control register 中的 bit, 全部設定為 1 (=0x1Fh), RF IC 就會進入 CAL state, 開始執行校準動作, 當完成校準程序後, 所有 bit 會自動清除為 0 IF CAL 是校準 IF filter 中頻濾波器頻帶 (IF filter bandwidth) 及中心頻率點 VCO band CAL(VCO band calibration) 是校準確保 VCO 能夠在適當的 band 工作 VCO current CAL(VCO current calibration) 是校準確保 VCO current 能夠在適當的 band 工作 VCO deviation CAL(VCO deviation calibration) 是校準確保 VCO deviation 能夠在適當的值 RSSI CAL(RSSI calibration) 是找出約略 -70dbm 的 RSSI 值及 RSSI curve 的斜率 15.1 建議校準程序使用者可以在初始化 ( 請參考的 reference code) 所有的控制暫存器將 4 個校準項目都設定在自動校準模式下 (MFBS=0, MVBS=0, MVCS=0, MVDS=0) 將 calibration control register 中的 bit, 全部設定為 1 (=0x1Fh), RF IC 就會進入 CAL state, 開始執行校準動作當完成校準程序後, 所有 bit 會自動清除為 0 讀取校準結果判斷校準是否成功 ((FBCF, VBCF, VCCF) 15.2 設定相關控制暫存器 Calibration Control Register (Address: 02h) R/W -- -- -- VCC VBC VDC FBC RSSC Reset -- -- -- 0 0 0 0 0 15.3 IF 校準 (Calibration Process) 首先對 RF IC 控制暫存器做初始化後 ( 請參考的 reference code), 且 STB state 下, 將 bit FBC 設為 1( 且 bit MFBS=0), 則進入自動校準程序如非 STB state 時, 則會等待回到 STB state 時, 才開始進入自動校準程序可設定 IF Calibration I 控制暫存器 bit MFBS=0 自動校準 (auto calibration) 或 bit MFBS=1 人工校準 (Manual calibration) 在設定 bit FBC=1 時, RF IC 會自動做一些 state 的切換, 自動完成校準並清除 bit FBC, 且再切換會原來的 state RF chip 在做 IF Cal 所需的最大時間約 16 * 256 * (1 / system clock) 如果 MFBS=1 時, 則使用者可以自行填入 IF 參數到 IF Calibration I 控制暫存器 MFB [3:0] 如果 MFBS=0 時, 則設定 calibration control register 中 bit FBC=1 後, 會進入 CAL state, 開始執行校準動作, 當完成校準程序後,bit FBC 會自動清除為 0 且可以讀取 IF Calibration I, bit FBCF, 來判斷自動 IF 校準是否成功 ([0]: 校準成功 [1]: 校準失敗 ) 也可以讀取 IF Calibration I 控制暫存器 FB [3:0], 會得到此次自動 IF 校準的值 IF Calibration Register I (Address: 23h) R -- -- -- FBCF FB3 FB2 FB1 FB0 W -- -- -- MFBS MFB3 MFB2 MFB1 MFB0 Reset -- -- -- 0 0 1 1 0 46

15.4 VCO band 校準 (Calibration Process) 首先對 RF IC 控制暫存器做初始化後 ( 請參考的 reference code), 且在 STB state 下, 將 bit VBC 設為 1( 且 bit MVBS=0), 則進入自動校準程序如非 STB state 時, 則會等待回到 STB state 時, 才開始進入自動校準程序可設定 VCO Single band I 控制暫存器 bit MVBS=0 自動校準 (Auto calibration) 或 bit MVBS=1 人工校準 (Manual calibration) 在設定 bit VBC=1 時, RF IC 會自動做一些 state 的切換, 自動完成校準並清除 bit VBC, 且再切換會原來的 state RF chip 在做 VCO band 所需的最大時間約 4 * PLL settling time(~80us) 如果 MVBS=1 時, 則使用者可以自行填入 VCO band 參數到 VCO Single band I 控制暫存器 MVB [2:0] 如果 MVBS=0 時, 則設定 calibration control register 中 bit VBC=1 後, 會進入 CAL state, 開始執行校準動作, 當完成校準程序後,bit VBC 會自動清除為 0 且可以讀取 VCO band Cal. I, bit VBCF, 來判斷自動 VCO band 校準是否成功 ([0]: 校準成功 [1]: 校準失敗 ) 也可以讀取 VCO band Cal. I 控制暫存器 VB [2:0], 會得到此次自動 VCO band 校準的值 VCO band Calibration Register I (Address: 26h) R -- -- -- -- VBCF VB2 VB1 VB0 W DDC1 DDC0 DAGS -- MVBS MVB2 MVB1 MVB0 Reset 1 1 0 -- 0 1 0 0 15.5 VCO current 校準 (Calibration Process) 首先對 RF IC 控制暫存器做初始化後 ( 請參考的 reference code), 且 STB state 下, 將 bit VCC 設為 1( 且 bit MVCS=0), 則進入自動校準程序如非 STB state 時, 則會等待回到 STB state 時, 才開始進入自動校準程序可設定 Calibration 控制暫存器 bit MVCS=0 自動校準 (Auto calibration) 或 bit MVCS=1 人工校準 (Manual calibration) 在設定 bit VCC=1 時, RF IC 會自動做一些 state 的切換, 自動完成校準並清除 bit VCC, 且再切換會原來的 state 如果 MVCS=1 時, 則使用者可以自行填入 VCO current 參數到 VCO Current Cal. 控制暫存器 VCOC [3:0] 如果 MVCS=0 時, 則設定 calibration control register 中 bit VCC=1 後, 會進入 CAL state, 開始執行校準動作, 當完成校準程序後,bit VCC 會自動清除為 0 且可以讀取 VCO Current Cal bit VCCF, 來判斷自動 VCO current 校準是否成功 ([0]: 校準成功 [1]: 校準失敗 ) 也可以讀取 VCO Current Cal. 控制暫存器 VCB [2:0], 會得到此次自動 VCO current 校準的值 VCO current Calibration Register (Address: 25h) R -- -- -- VCCF VCB3 VCB2 VCB1 VCB0 W -- -- VCCS MVCS VCOC3 VCOC2 VCOC1 VCOC0 Reset -- -- 1 0 1 1 0 0 15.6 VCO deviation 校準 (Calibration Process) 首先對 RF IC 控制暫存器做初始化後 ( 請參考的 reference code), 且在 STB state 下, 將 bit VDC 設為 1( 且 bit MVDS=0), 則進入自動校準程序如非 STB state 時, 則會等待回到 STB state 時, 才開始進入自動校準程序可設定 Calibration 控制暫存器 bit MVDS=0 自動校準 (Auto calibration) 或 bit MVDS=1 人工校準 (Manual calibration) 在設定 bit VDC=1 時, RF IC 會自動做一些 state 的切換, 自動完成校準並清除 bit VDC, 且再切換會原來的 state 如果 MVDS=1 時, 則使用者可以自行填入 VCO deviation 參數到 VCO deviation Cal II 控制暫存器 MDEV [6:0] 如果 MVDS=0 時, 47

則設定 calibration control register 中 bit VDC=1 後, 會進入 CAL state, 開始執行校準動作, 當完成校準程序後,bit VDC 會自動清除為 0 也可以讀取 VCO deviation Cal. 控制暫存器 ADEV [7:0], 會得到此次自動 VCO deviation 校準的值 VCO deviation Calibration Register II (Address: 29h) R ADEV7 ADEV6 ADEV5 ADEV4 ADEV3 ADEV2 ADEV1 ADEV0 W MVDS MDEV6 MDEV5 MDEV4 MDEV3 MDEV2 MDEV1 MDEV0 Reset 0 0 1 0 1 0 0 0 15.7 RSSI 校準 (RSSI Calibration Process) 首先對 RF IC 控制暫存器做初始化後 ( 請參考的 reference code), 且在 STB state 下, 將 bit RSSC 設為 1, 則進入自動校準程序如非 STB state 時, 則會等待回到 STB state 時, 才開始進入自動校準程序在設定 bit RSSC =1 時, RF IC 會自動做一些 state 的切換, 自動完成校準並清除 bit RSSC, 且再切換會原來的 state 48